短波差分高速跳频电台频率合成器设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-17页 |
| ·短波跳频电台的现状及发展趋势 | 第7-10页 |
| ·短波跳频电台的现状 | 第7-8页 |
| ·短波跳频电台的发展趋势 | 第8-10页 |
| ·差分跳频技术原理及应用 | 第10-13页 |
| ·差分跳频技术原理 | 第10-11页 |
| ·差分跳频技术的特点 | 第11-13页 |
| ·差分跳频技术的应用 | 第13页 |
| ·频率合成技术发展状况 | 第13-15页 |
| ·论文选题背景及内容介绍 | 第15-17页 |
| 第二章 频率合成技术 | 第17-29页 |
| ·频率合成的概念和主要性能指标 | 第17-18页 |
| ·主要频率合成技术 | 第18-29页 |
| ·直接式频率合成技术 | 第18-21页 |
| ·锁相环频率合成技术 | 第21-26页 |
| ·直接数字频率合成技术 | 第26-29页 |
| 第三章 DDS原理及杂散抑制技术 | 第29-39页 |
| ·DDS简介 | 第29页 |
| ·DDS的基本原理 | 第29-31页 |
| ·DDS的结构 | 第31-34页 |
| ·相位累加器 | 第31页 |
| ·正弦查询表ROM | 第31-33页 |
| ·数模转换器D/A | 第33-34页 |
| ·理想情况下DDS的频谱分析 | 第34-35页 |
| ·DDS输出杂散噪声分析 | 第35-36页 |
| ·由相位舍位引起的误差εp(n) | 第35页 |
| ·由输出信号幅度量化引起的误差εp(n) | 第35页 |
| ·由D/A的非理想特性引起的误差εDAC(t) | 第35-36页 |
| ·时钟泄漏的影响 | 第36页 |
| ·抑制DDS杂散的措施 | 第36-38页 |
| ·Wheatley相位抖动注入法 | 第36-37页 |
| ·幅度抖动注入法 | 第37页 |
| ·ROM数据压缩技术 | 第37-38页 |
| ·控制字与2~B互素法 | 第38页 |
| ·DDS的相位噪声分析 | 第38-39页 |
| 第四章 DDS/PLL组合频率合成法 | 第39-43页 |
| ·环外混频式DDS/PLL频率合成器 | 第39-40页 |
| ·DDS激励PLL频率合成器 | 第40-41页 |
| ·环内插入混频DDS/PLL频率合成器 | 第41页 |
| ·快速频率合成技术的性能比较 | 第41-43页 |
| 第五章 短波差分高速跳频电台频率合成器设计 | 第43-67页 |
| ·频率合成器主要技术指标要求 | 第43页 |
| ·系统方案设计 | 第43-44页 |
| ·电路设计 | 第44-60页 |
| ·DDS电路设计 | 第44-51页 |
| ·锁相环电路设计 | 第51-55页 |
| ·滤波器设计 | 第55-57页 |
| ·其它外围电路设计 | 第57-60页 |
| ·频率合成器杂散抑制措施 | 第60-63页 |
| ·采取外部专用PLL对DDS参考时钟倍频 | 第60页 |
| ·对DDS采取可变参考时钟 | 第60-61页 |
| ·采用数字调谐跳频滤波器 | 第61页 |
| ·采取杂散抑制措施前后频谱对比情况 | 第61-63页 |
| ·电磁兼容性设计 | 第63-67页 |
| ·屏蔽 | 第63页 |
| ·滤波 | 第63-64页 |
| ·接地 | 第64-65页 |
| ·PCB电路设计 | 第65-67页 |
| 第六章 测试结果与分析 | 第67-71页 |
| ·相位噪声测试与分析 | 第67-68页 |
| ·杂散测试与分析 | 第68-69页 |
| ·频率转换时间测试与分析 | 第69-71页 |
| 第七章 结论 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻读硕士期间发表的论文 | 第76页 |
