网络处理器的体系结构建模及芯片原型设计
| 图目录 | 第1-8页 |
| 表目录 | 第8-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-18页 |
| ·课题研究背景 | 第11-16页 |
| ·网络处理器的发展 | 第11-14页 |
| ·网络处理器的设计规范 | 第14页 |
| ·网络处理器设计方案介绍 | 第14-16页 |
| ·网络处理器结构发展展望 | 第16页 |
| ·本文的主要工作 | 第16-17页 |
| ·本文的研究成果 | 第17页 |
| ·本文的组织结构 | 第17-18页 |
| 第二章 基于SystemC的网络处理器建模框架 | 第18-32页 |
| ·研究现状 | 第18-21页 |
| ·体系结构模型的分类 | 第18-19页 |
| ·异构多处理器片上系统结构 | 第19-20页 |
| ·国外研究现状 | 第20-21页 |
| ·网络处理器建模框架 | 第21-27页 |
| ·网络处理器建模框架的组织结构 | 第21-22页 |
| ·异构资源库 | 第22-24页 |
| ·配置信息表 | 第24-26页 |
| ·体系结构构造器 | 第26-27页 |
| ·体系结构模型 | 第27页 |
| ·体系结构建模实例 | 第27-30页 |
| ·建模流程 | 第28-29页 |
| ·模型结构调整 | 第29-30页 |
| ·本章小结 | 第30-32页 |
| 第三章 模型细化与性能评价 | 第32-43页 |
| ·模型的细化 | 第32-36页 |
| ·模型的抽象层次 | 第32页 |
| ·功能模块细化 | 第32-35页 |
| ·通信细化 | 第35-36页 |
| ·性能评价 | 第36-40页 |
| ·Testbench结构 | 第36-38页 |
| ·消息层模型功能验证 | 第38-39页 |
| ·交易层模型性能测试 | 第39-40页 |
| ·寄存器传输层模型性能测试 | 第40页 |
| ·体系结构模型的应用 | 第40-41页 |
| ·本章小结 | 第41-43页 |
| 第四章 基于SoPC的协处理器设计 | 第43-51页 |
| ·概述 | 第43页 |
| ·协处理器设计的基本要素 | 第43-44页 |
| ·协处理器指令 | 第43-44页 |
| ·协处理器接口 | 第44页 |
| ·协处理器设计的关键技术 | 第44-47页 |
| ·PE与CoP的并行 | 第44-45页 |
| ·多个PE共享CoP的机制 | 第45-47页 |
| ·基于SoPC的协处理器设计 | 第47-50页 |
| ·SoPC技术简介 | 第47-48页 |
| ·协处理器的SoPC设计 | 第48-50页 |
| ·本章小结 | 第50-51页 |
| 第五章 网络处理器芯片原型实现 | 第51-66页 |
| ·网络处理器芯片原型验证平台 | 第51-54页 |
| ·验证平台总体设计 | 第51-52页 |
| ·验证平台数据通路功能描述 | 第52页 |
| ·网络处理器芯片原型的性能测试方法 | 第52-53页 |
| ·网络处理器芯片原型总体设计 | 第53-54页 |
| ·PE模块设计 | 第54-56页 |
| ·PE模块硬件结构 | 第54-55页 |
| ·自定义指令设计 | 第55-56页 |
| ·协处理器设计 | 第56-61页 |
| ·互斥信号量机制 | 第56-58页 |
| ·总线仲裁器机制 | 第58-59页 |
| ·协处理器流水机制 | 第59-61页 |
| ·系统性能测试 | 第61-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-68页 |
| ·总结 | 第66-67页 |
| ·展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 攻读硕士期间发表论文情况 | 第69-70页 |
| 参考文献 | 第70-72页 |
