| 第一章 绪论 | 第1-21页 |
| 1．1 FPGA研究的意义及现状 | 第11-14页 |
| 1．1．1 快速增长的FPGA市场需求 | 第11-13页 |
| 1．1．2 FPGA技术的发展现状及趋势 | 第13-14页 |
| 1．2 编程技术 | 第14-18页 |
| 1．2．1 反熔丝编程技术 | 第15-16页 |
| 1．2．2 SRAM编程技术 | 第16-17页 |
| 1．2．3 EPROM和E~2PROM编程技术 | 第17页 |
| 1．2．4 FLASH编程技术 | 第17-18页 |
| 1．2．5 编程技术比较 | 第18页 |
| 1．3 本论文的研究内容和编排 | 第18-21页 |
| 第二章 FPGA器件的总体结构研究 | 第21-29页 |
| 2．1 FPGA总体结构 | 第21-26页 |
| 2．1．1 可编程逻辑单元结构 | 第21-24页 |
| 2．1．2 可编程布线结构 | 第24-26页 |
| 2．1．3 本文采用的FPGA总体结构 | 第26页 |
| 2．2 FPGA结构研究的CAD实验方法 | 第26-29页 |
| 第三章 FPGA的逻辑单元设计 | 第29-45页 |
| 3．1 LUT尺寸对FPGA面积和延迟的影响 | 第30-38页 |
| 3．1．1 LUT尺寸对面积的影响 | 第30-34页 |
| 3．1．2 LUT尺寸对性能的影响 | 第34-38页 |
| 3．1．3 本文采用的逻辑块结构 | 第38页 |
| 3．2 逻辑块管脚分布 | 第38-44页 |
| 3．2．1 实验方法 | 第39-40页 |
| 3．2．2 实验结果 | 第40-43页 |
| 3．2．3 每个逻辑管脚对应的物理管脚数 | 第43-44页 |
| 3．2．4 本文采用的逻辑块管脚分布 | 第44页 |
| 3．3 本章小结 | 第44-45页 |
| 第四章 面积驱动的FPGA全局布线结构研究 | 第45-71页 |
| 4．1 通道宽度的方向偏差和区域偏差 | 第46-54页 |
| 4．1．1 方向偏差 | 第46-47页 |
| 4．1．2 区域偏差 | 第47-54页 |
| 4．2 互连长度估计技术 | 第54-66页 |
| 4．2．1 Rent定律 | 第54-56页 |
| 4．2．2 Donath平均互连长度估计技术 | 第56-58页 |
| 4．2．3 Donath模型高估平均互连长度的原因及修正 | 第58-62页 |
| 4．2．4 考虑外部连接的互连长度估计模型 | 第62-66页 |
| 4．3 通道宽度设计 | 第66-69页 |
| 4．3．1 Gamal模型 | 第66-67页 |
| 4．3．2 基于总导线长度的通道宽度预测模型 | 第67-69页 |
| 4．3．3 本文FPGA器件中通道宽度的设计 | 第69页 |
| 4．4 本章小结 | 第69-71页 |
| 第五章 FPGA局部布线结构研究 | 第71-86页 |
| 5．1 连接块的设计 | 第72-73页 |
| 5．2 开关块的设计 | 第73-79页 |
| 5．2．1 三种不同类型的开关块 | 第74-75页 |
| 5．2．2 单一开关块的评估 | 第75-76页 |
| 5．2．3 CAD评估 | 第76-79页 |
| 5．3 蒙特卡罗方法 | 第79-85页 |
| 5．3．1 CAD方法 | 第79-80页 |
| 5．3．2 蒙特卡罗法 | 第80-83页 |
| 5．3．3 应用实例：开关块拓扑分析 | 第83-85页 |
| 5．4 本章小结 | 第85-86页 |
| 第六章 FPGA器件的物理设计 | 第86-98页 |
| 6．1 布线资源 | 第86-89页 |
| 6．1．1 可编程布线资源 | 第86-88页 |
| 6．1．2 全局时钟分布线网 | 第88-89页 |
| 6．2 可编程IO单元 | 第89-91页 |
| 6．2．1 可编程IO单元结构 | 第90页 |
| 6．2．2 单位逻辑块的可编程IO数目 | 第90-91页 |
| 6．3 编程结构 | 第91-95页 |
| 6．3．1 数据的写入和读出 | 第92-93页 |
| 6．3．2 SRAM单元结构 | 第93-95页 |
| 6．4 FPGA器件版图和芯片 | 第95-97页 |
| 6．5 本章小结 | 第97-98页 |
| 第七章 FPGA器件测试方法研究 | 第98-110页 |
| 7．1 逻辑单元阵列中缺陷的测试 | 第99-101页 |
| 7．1．1 多路选择器的测试 | 第100页 |
| 7．1．2 LUT的测试 | 第100-101页 |
| 7．2 布线资源中缺陷的测试 | 第101-107页 |
| 7．2．1 检测测试 | 第101-103页 |
| 7．2．2 诊断测试 | 第103-105页 |
| 7．2．3 FPGA互连中阻性短路的测试 | 第105-107页 |
| 7．3 功能测试 | 第107-109页 |
| 7．4 本章小结 | 第109-110页 |
| 第八章 结束语 | 第110-113页 |
| 致谢 | 第113-114页 |
| 参考文献 | 第114-122页 |
| 作者在攻读博士学位期间的研究成果 | 第122-124页 |
| 附录A | 第124-125页 |
| 附录B | 第125-133页 |