RISC微控制器的设计及SOC集成研究
| 第一章 绪论 | 第1-11页 |
| ·课题来源及意义 | 第7-8页 |
| ·研究内容和实现手段 | 第8-10页 |
| ·RISC MCU的设计 | 第8-9页 |
| ·SOC关键技术研究和SOC系统设计 | 第9页 |
| ·采用FPGA作为设计的验证手段 | 第9-10页 |
| ·论文的结构安排 | 第10-11页 |
| 第二章 RISC MCU体系结构及数据通路的设计 | 第11-27页 |
| ·RISC MCU体系结构 | 第11-15页 |
| ·RISC MCU空间体系结构 | 第11-14页 |
| ·RISC MCU时间体系结构 | 第14-15页 |
| ·RISC MCU数据通路设计 | 第15-26页 |
| ·RISC MCU的数据通路 | 第15-17页 |
| ·ALU设计 | 第17-22页 |
| ·寄存器文件的设计 | 第22-25页 |
| ·其它单元设计 | 第25-26页 |
| ·小结 | 第26-27页 |
| 第三章 RISC MCU外围功能单元 | 第27-40页 |
| ·USART同步异步接收发送器的设计 | 第27-34页 |
| ·USART的原理 | 第27-28页 |
| ·USART的设计和实现 | 第28-34页 |
| ·USART接收器的设计与实现 | 第28-31页 |
| ·USART发送器的设计与实现 | 第31-34页 |
| ·USART波特率发生器的设计和实现 | 第34页 |
| ·SPI串行外围接口 | 第34-37页 |
| ·SPI的设计 | 第34-36页 |
| ·SPI的实现 | 第36-37页 |
| ·输入输出端口的设计 | 第37-40页 |
| 第四章 RISC MCU的仿真、综合以及验证 | 第40-54页 |
| ·RISC MCU仿真和综合概述 | 第40-41页 |
| ·RISC MCU的功能仿真 | 第41-46页 |
| ·RISC MCU的测试基准程序 | 第41-43页 |
| ·RISC MCU的仿真策略 | 第43-44页 |
| ·RISC MCU的仿真体会 | 第44-46页 |
| ·RISC MCU逻辑综合 | 第46-49页 |
| ·综合的过程 | 第46-47页 |
| ·RISC MCU的综合 | 第47-49页 |
| ·RISC MCU的FPGA验证 | 第49-52页 |
| ·FPGA验证过程描述 | 第49页 |
| ·RISC MCU的验证 | 第49-52页 |
| ·RISC MCU的布局布线 | 第49-51页 |
| ·RISC MCU的下载验证 | 第51-52页 |
| ·RISC MCU的时序仿真 | 第52-53页 |
| ·RISC MCU功能和性能的评价 | 第53-54页 |
| 第五章 基于RISC MCU核的SOC集成 | 第54-66页 |
| ·SOC设计方法 | 第54-58页 |
| ·软硬件协同设计技术 | 第54-55页 |
| ·IP生成及复用技术 | 第55-58页 |
| ·基于RISC MCU核SOC集成 | 第58-66页 |
| ·系统功能规格定义 | 第58-60页 |
| ·片上系统SOC硬件结构设计 | 第60-64页 |
| ·片上系统SOC硬件结构 | 第60-61页 |
| ·片上系统SOC总线 | 第61-62页 |
| ·片上系统SOC设计 | 第62-64页 |
| ·片上系统SOC验证方案 | 第64-66页 |
| 结束语 | 第66-67页 |
| 附录A WISHBONE接口信号定义 | 第67-69页 |
| A. 1 MASTER和SLAVE的公用信号 | 第67页 |
| A. 2 MASTER的信号 | 第67-68页 |
| A. 3 SLAVE的信号 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-72页 |
