DVB-C接收芯片中数据同步的设计及实现
| 中文摘要 | 第1-3页 |
| 英文摘要 | 第3-6页 |
| 第一章 绪论 | 第6-17页 |
| 1． 1 数字高清晰度电视发展中的两大标准 | 第6-8页 |
| 1． 1． 1 美国的ATSC标准[31] | 第6-7页 |
| 1． 1． 2 欧洲的DVB标准[15] | 第7-8页 |
| 1． 2 我国数字高清晰度电视的发展现状 | 第8-9页 |
| 1． 3 欧洲有线电视传输标准 | 第9-14页 |
| 1． 4 深亚微米工艺下的集成电路设计[16] | 第14-15页 |
| 1． 4． 1 集成电路设计技术进展 | 第14页 |
| 1． 4． 2 设计方法学 | 第14-15页 |
| 1． 5 本文的主要工作 | 第15-17页 |
| 第二章 符号同步的内插算法 | 第17-28页 |
| 2． 1 同步定时算法概述 | 第17-19页 |
| 2． 1． 1 传统的模拟同步定时算法 | 第17-18页 |
| 2． 1． 2 基于数据调整的同步定时算法[1] | 第18-19页 |
| 2． 2 DVB-C的同步内插算法[1,2,3] | 第19-26页 |
| 2． 2． 1 内插算法的时序环[1] | 第19-20页 |
| 2． 2． 2 内插公式[1] | 第20-21页 |
| 2． 2． 3 内插控制[1] | 第21-22页 |
| 2． 2． 4 uk的计算[1] | 第22-23页 |
| 2． 2． 5 内插产生的问题[1] | 第23页 |
| 2． 2． 6 内插滤波器特性[2] | 第23-26页 |
| 2． 2． 7 内插环路和载波误差的无关性[2] | 第26页 |
| 2． 3 小结 | 第26-28页 |
| 第三章 内插环路的设计 | 第28-56页 |
| 3． 1 内插环路的参数计算 | 第28-44页 |
| 3． 1． 1 内插滤波器 | 第28-33页 |
| 3． 1． 2 压控灵敏度 | 第33页 |
| 3． 1． 3 鉴相增益 | 第33-41页 |
| 3． 1． 4 环路滤波器增益 | 第41-44页 |
| 3． 2 内插算法的性能仿真 | 第44-55页 |
| 3． 2． 1 算法的仿真模型 | 第44-45页 |
| 3． 2． 2 性能仿真 | 第45-52页 |
| 3． 2． 3 两种方案的性能对比 | 第52-55页 |
| 3． 3 小结 | 第55-56页 |
| 第四章 内插环路的ASIC实现 | 第56-68页 |
| 4． 1 ASIC前端设计流程概述[16] | 第56页 |
| 4． 2 内插环路的ASIC实现 | 第56-67页 |
| 4． 2． 1 结构划分 | 第56-58页 |
| 4． 2． 2 硬件结构设计 | 第58-64页 |
| 4． 2． 3 验证与测试 | 第64-67页 |
| 4． 3 实现结果 | 第67页 |
| 4． 4 小结 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70页 |
