全数字扩频接收机的研究及FPGA实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·课题研究的目的和意义 | 第10页 |
| ·课题的研究现状和发展趋势 | 第10-14页 |
| ·扩频通信的研究现状 | 第10-12页 |
| ·扩频通信技术的发展趋势 | 第12-14页 |
| ·可编程逻辑器件的应用前景 | 第14-16页 |
| ·本文主要研究内容 | 第16-17页 |
| 第2章 扩频通信技术 | 第17-26页 |
| ·扩频通信原理 | 第17-22页 |
| ·扩频通信理论基础 | 第17-19页 |
| ·扩频通信工作方式 | 第19-22页 |
| ·扩频对系统性能的改善 | 第22-25页 |
| ·抗干扰性能 | 第22-23页 |
| ·隐蔽性好 | 第23-24页 |
| ·抗多径干扰 | 第24页 |
| ·实现码分多址 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 扩频接收系统方案设计 | 第26-36页 |
| ·接收方案对比 | 第26-27页 |
| ·扩频接收系统的同步技术 | 第27-28页 |
| ·捕获方法比较分析 | 第28-32页 |
| ·单步进搜索法 | 第28-29页 |
| ·滑动相关法 | 第29-30页 |
| ·匹配滤波法 | 第30-32页 |
| ·捕获方法优缺点比较 | 第32页 |
| ·跟踪系统设计 | 第32-35页 |
| ·锁相环原理 | 第32-34页 |
| ·跟踪系统概述 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第4章 全数字扩频接收机的硬件实现 | 第36-54页 |
| ·系统开发实现平台 | 第36-37页 |
| ·系统实现软件平台 | 第36页 |
| ·系统芯片选型 | 第36-37页 |
| ·系统硬件功能结构 | 第37-40页 |
| ·系统硬件电路图 | 第37-38页 |
| ·电源完整性设计 | 第38-40页 |
| ·全局时钟网络 | 第40-41页 |
| ·快速捕获系统 | 第41-46页 |
| ·扩频码发生器 | 第41-43页 |
| ·数字匹配滤波器 | 第43-46页 |
| ·伪码跟踪系统 | 第46-47页 |
| ·解扩解调单元模块 | 第47-50页 |
| ·解扩部分实现 | 第47-49页 |
| ·二进制差分相移键控解调 | 第49-50页 |
| ·上位机接口模块 | 第50-53页 |
| ·FPGA内嵌块RAM存储 | 第50-52页 |
| ·UART功能模块 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 第5章 系统功能测试 | 第54-58页 |
| ·上位机串口接收数据调试 | 第54页 |
| ·扩频接收机功能调试 | 第54-56页 |
| ·系统性能指标 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 附录1 | 第59-60页 |
| 附录2 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 攻读硕士学位期间发表的学术论文 | 第64-65页 |
| 致谢 | 第65页 |
