| 摘要 | 第1-6页 |
| 英文摘要Abstract | 第6-8页 |
| 第一章 低功耗设计技术和Cache综述 | 第8-23页 |
| ·低功耗设计问题 | 第8-11页 |
| ·低功耗设计的意义 | 第8-9页 |
| ·低功耗高速片上缓存器 | 第9-10页 |
| ·CMOS电路的功耗分析 | 第10-11页 |
| ·Cache综述 | 第11-21页 |
| ·Cache的工作原理 | 第11-15页 |
| ·Cache存储系统的四个问题 | 第15-19页 |
| ·Cache的性能指标 | 第19-21页 |
| ·本论文的主要工作和章节安排 | 第21-23页 |
| ·主要工作 | 第21-22页 |
| ·章节安排 | 第22-23页 |
| 第二章 Cache电路的总体结构 | 第23-36页 |
| ·Cache电路的架构 | 第23-25页 |
| ·参数选择和设计指标 | 第25-27页 |
| ·参数选择 | 第25-26页 |
| ·设计指标 | 第26-27页 |
| ·SRAM结构原理 | 第27-30页 |
| ·SRAM的基本结构和操作原理 | 第27-28页 |
| ·SRAM的静态噪声容限 | 第28-29页 |
| ·SRAM的动态电压转换下的写容限 | 第29-30页 |
| ·D-Cache的串行查找方式 | 第30-32页 |
| ·I-Cache的两相Tag比较设计 | 第32-36页 |
| ·原理与访存步骤 | 第32-34页 |
| ·两相Tag比较的低功耗与高速效果分析 | 第34-35页 |
| ·小结 | 第35-36页 |
| 第三章 Cache数字外围控制电路 | 第36-44页 |
| ·FB(Fill Buffer)的请求字优先读取和并行排空 | 第36-38页 |
| ·WB(Write Buffer)的两级分布 | 第38-40页 |
| ·综合型LFU替换策略 | 第40页 |
| ·状态机设计 | 第40-42页 |
| ·数字控制电路仿真和验证结果 | 第42-44页 |
| 第四章 面向低功耗的全定制Cache设计 | 第44-61页 |
| ·目前的低功耗Cache设计技术 | 第44-45页 |
| ·低功耗的读操作-间歇式预充电策略 | 第45-50页 |
| ·预充电策略 | 第46页 |
| ·改进的间歇式预充电电路 | 第46-48页 |
| ·仿真结果 | 第48-50页 |
| ·低功耗的电荷循环写操作 | 第50-56页 |
| ·电荷循环写策略 | 第50-53页 |
| ·电荷循环策略在本文中的应用 | 第53-55页 |
| ·仿真结果 | 第55-56页 |
| ·高稳定性低功耗电压控制方案 | 第56-59页 |
| ·单元阵列的写电压浮动和电压分列控制 | 第56-58页 |
| ·电压反偏与电压控制电路 | 第58-59页 |
| ·I-Cache的Tag省略比较 | 第59-61页 |
| 第五章 面向高速的全定制Cache设计 | 第61-70页 |
| ·LSDL译码电路 | 第61-63页 |
| ·字线驱动电路 | 第63-64页 |
| ·自定时电路 | 第64-66页 |
| ·高灵敏宽工作电压范围的灵敏放大器 | 第66-68页 |
| ·分裂式动态比较器 | 第68-69页 |
| ·关键路径基本单元的优化 | 第69-70页 |
| 第六章 全定制Cache电路仿真结果与物理实现 | 第70-81页 |
| ·Cache全定制电路的功能仿真 | 第70-77页 |
| ·Index Data读写操作功能仿真 | 第70-71页 |
| ·Index Tag读写操作功能仿真 | 第71-72页 |
| ·Index Valid读写操作功能仿真 | 第72-73页 |
| ·I-Cache的Compare两相读写操作功能仿真 | 第73-75页 |
| ·D-Cache的Compare单周期读写操作功能仿真 | 第75-77页 |
| ·Cache全定制电路的速度与功耗仿真与比较分析 | 第77-79页 |
| ·Cache全定制电路的物理实现与分析 | 第79-81页 |
| 第七章 总结与展望 | 第81-82页 |
| 参考文献 | 第82-87页 |
| 致谢 | 第87-88页 |
