捷联系统中加速度计信息处理技术研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-18页 |
| ·课题研究背景 | 第11-12页 |
| ·加速度计信息处理技术概述及国内外发展现状 | 第12-15页 |
| ·课题研究的意义 | 第15-16页 |
| ·论文主要工作及内容安排 | 第16-18页 |
| 第2章 石英挠性加速度计 | 第18-28页 |
| ·石英挠性加速度计的基本原理 | 第18-21页 |
| ·石英挠性加速度计的工作原理 | 第18-19页 |
| ·基于反馈回路的数学模型 | 第19-21页 |
| ·石英挠性加速度计的优点及发展趋势 | 第21-22页 |
| ·石英挠性加速度计的优点 | 第21-22页 |
| ·石英挠性加速度计的发展趋势 | 第22页 |
| ·几种典型的石英挠性加速度计 | 第22-25页 |
| ·Q-Flex 系列石英挠性加速度计 | 第22-23页 |
| ·JN 系列石英挠性加速度计 | 第23-24页 |
| ·其它 | 第24-25页 |
| ·本课题所采用的加速计介绍 | 第25-27页 |
| ·惯性导航系统对加速计的要求 | 第25页 |
| ·本课题加速计的性能 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 加速度计信息处理的硬件设计 | 第28-48页 |
| ·信息处理的基本方案 | 第28-29页 |
| ·I/V 转换电路的设计 | 第29-33页 |
| ·滤波器的设计 | 第33-37页 |
| ·V/F 转换电路的设计 | 第37-40页 |
| ·电源模块的设计 | 第40-41页 |
| ·PCB 的设计 | 第41-47页 |
| ·电磁兼容性 | 第41-42页 |
| ·整体布局和布线 | 第42-44页 |
| ·地和电源设计 | 第44-46页 |
| ·去耦和旁路电容 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 加速度计信息处理的软件设计 | 第48-62页 |
| ·FPGA 的软件设计 | 第48-51页 |
| ·FPGA 的设计流程 | 第48-50页 |
| ·FPGA 的程序设计实现 | 第50-51页 |
| ·DSP 的软件设计 | 第51-61页 |
| ·外部存储器配置程序设计 | 第52-54页 |
| ·中断配置程序设计 | 第54-56页 |
| ·中断服务表程序设计 | 第56-57页 |
| ·二级 BootLoader 程序设计 | 第57-59页 |
| ·连接器命令文件程序设计 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第5章 系统的调试与分析 | 第62-70页 |
| ·硬件电路的调试与分析 | 第62-63页 |
| ·硬件电路的性能测试 | 第62页 |
| ·调试中遇到的问题及解决方法 | 第62-63页 |
| ·FPGA 的调试与分析 | 第63-66页 |
| ·FPGA 的资源及开发环境 | 第63-64页 |
| ·FPGA 的软件调试 | 第64-66页 |
| ·DSP 的调试与分析 | 第66-68页 |
| ·DSP 的资源及开发环境 | 第66-67页 |
| ·DSP 的软件调试 | 第67-68页 |
| ·系统的性能分析 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 结论 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第75-76页 |
| 致谢 | 第76-77页 |
| 附录 信息处理电路原理图和 PCB | 第77-78页 |
