| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第11-23页 |
| 1.1 100 V级功率器件及其栅电荷研究背景和意义 | 第11-12页 |
| 1.2 SOI LDMOS器件概述 | 第12-21页 |
| 1.3 本文内容及工作安排 | 第21-23页 |
| 第二章 100 V级功率器件耐压及栅电荷理论 | 第23-30页 |
| 2.1 100 V级功率器件耐压理论 | 第23-24页 |
| 2.1.1 槽型技术 | 第23页 |
| 2.1.2 场板技术 | 第23-24页 |
| 2.2 常规分离栅SG SOI LDMOS耐压模型 | 第24-26页 |
| 2.3 100 V级功率器件栅电荷理论 | 第26-28页 |
| 2.4 本章小结 | 第28-30页 |
| 第三章 TGDT LDMOS新结构研究 | 第30-44页 |
| 3.1 TGDT LDMOS器件结构与机理 | 第30-32页 |
| 3.1.1 结构特点 | 第30-32页 |
| 3.1.2 耐压机理 | 第32页 |
| 3.2 TGDT LDMOS结构关态与开态特性 | 第32-35页 |
| 3.2.1 关态特性 | 第32-35页 |
| 3.2.2 开态特性 | 第35页 |
| 3.3 TGDT LDMOS结构参数对器件特性的影响 | 第35-37页 |
| 3.4 TGDT LDMOS结构栅电荷研究 | 第37-40页 |
| 3.5 TGDT LDMOS结构工艺设计方案与版图设计 | 第40-42页 |
| 3.5.1 工艺设计方案 | 第40-42页 |
| 3.5.2 版图设计 | 第42页 |
| 3.6 本章小结 | 第42-44页 |
| 第四章 SG DVFP LDMOS新结构研究 | 第44-59页 |
| 4.1 SG DVFP LDMOS器件结构与耐压机理 | 第44-46页 |
| 4.1.1 结构特点 | 第44-45页 |
| 4.1.2 耐压机理 | 第45-46页 |
| 4.2 SG DVFP LDMOS结构关态与开态特性 | 第46-50页 |
| 4.2.1 截止状态特性 | 第46-49页 |
| 4.2.2 导通状态特性 | 第49-50页 |
| 4.3 TG DVFP LDMOS结构参数优化 | 第50-52页 |
| 4.4 SG DVFP LDMOS结构栅电荷研究 | 第52-55页 |
| 4.5 SG DVFP LDMOS结构工艺流程设计方案 | 第55-57页 |
| 4.5.1 工艺制备方案 | 第55-56页 |
| 4.5.2 版图设计 | 第56-57页 |
| 4.6 本章小结 | 第57-59页 |
| 结论 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65-66页 |
| 附录A (攻读学位期间发表的论文) | 第66-67页 |
| 附录B (攻读学位期间申请的专利) | 第67页 |
