| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·课题背景及研究内容 | 第10页 |
| ·高速传输技术发展现状 | 第10-13页 |
| ·论文研究内容及章节安排 | 第13-15页 |
| 第二章 PCI Express 高速数据总线 | 第15-28页 |
| ·PCI Express 拓扑结构 | 第15-16页 |
| ·PCI Express 设备层结构 | 第16-18页 |
| ·用户层 | 第16页 |
| ·处理层 | 第16-17页 |
| ·数据链路层 | 第17-18页 |
| ·物理层 | 第18页 |
| ·PCIE 的事务类型 | 第18-20页 |
| ·PCIE 路由方式 | 第18-19页 |
| ·PCIE 路由头字段 | 第19-20页 |
| ·数据包的发送与组装流程 | 第20-22页 |
| ·事务发送流程 | 第20-21页 |
| ·数据包的组装与拆分 | 第21-22页 |
| ·服务质量（QoS）、流量类别（TC）与流量控制 | 第22-25页 |
| ·服务质量（QoS） | 第22-23页 |
| ·流量类别、虚拟信道 | 第23页 |
| ·流控制机制 | 第23-25页 |
| ·PCI Express 的中断方式 | 第25-26页 |
| ·MSI 中断 | 第25-26页 |
| ·INT 中断 | 第26页 |
| ·本章小结 | 第26-28页 |
| 第三章 基于FPGA 的PCIE 总线技术 | 第28-44页 |
| ·FPGA 的PCI Express 硬核 | 第28-32页 |
| ·IP 硬核性能 | 第28-29页 |
| ·控制接口 | 第29-30页 |
| ·时钟与复位控制 | 第30页 |
| ·用户接口 | 第30-31页 |
| ·Block RAM 接口 | 第31页 |
| ·GTP 收发器接口 | 第31-32页 |
| ·GTP 收发器结构 | 第32-34页 |
| ·硬核的配置使用 | 第34-36页 |
| ·FPGA 逻辑设计 | 第36-43页 |
| ·PCIE 的数据传输方式 | 第36-37页 |
| ·DMA 传输设计实现 | 第37-39页 |
| ·BMD 逻辑设计 | 第39-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 PCI Express 硬件电路的信号完整性设计 | 第44-57页 |
| ·PCIE/PCI 桥接电路硬件设计 | 第44-47页 |
| ·GTP 收发器硬件设计 | 第47-50页 |
| ·电路板信号完整性设计 | 第50-56页 |
| ·板结构设计 | 第50-51页 |
| ·高速信号互联设计 | 第51-52页 |
| ·高速电路布板设计 | 第52-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 信号完整性仿真与FPGA 逻辑功能仿真 | 第57-74页 |
| ·信号完整性仿真方法 | 第57-58页 |
| ·信号完整性仿真流程 | 第58-60页 |
| ·电路板仿真 | 第60-63页 |
| ·PCIE 硬核接口时序 | 第63-66页 |
| ·发送端口的时序 | 第63-64页 |
| ·接收端口的时序 | 第64-66页 |
| ·BMD 缓存单元的时序 | 第66-67页 |
| ·下行端口测试平台 | 第67-70页 |
| ·DMA 仿真结果 | 第70-73页 |
| ·本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-78页 |
| 在学期间的研究成果及发表的论文 | 第78页 |