具有ECC功能的flash memory在DSP中的嵌入式设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 闪存的背景和现状 | 第8页 |
| 1.2 纠错技术的现状 | 第8-9页 |
| 1.3 文章结构 | 第9页 |
| 1.4 课题来源 | 第9-11页 |
| 第2章 快闪存储器 | 第11-21页 |
| 2.1 与非快闪存储器 | 第11-12页 |
| 2.2 或非快闪存储器 | 第12-14页 |
| 2.3 快闪存储器单元结构和基本操作 | 第14-15页 |
| 2.4 快闪存储器的或非体系结构 | 第15-18页 |
| 2.5 快闪存储器的与非体系结构 | 第18-19页 |
| 2.6 多电平不挥发存储器 | 第19-20页 |
| 2.7 本章小结 | 第20-21页 |
| 第3章 纠错码 | 第21-25页 |
| 3.1 循环码 | 第21-22页 |
| 3.2 BCH码 | 第22-24页 |
| 3.3 本章小结 | 第24-25页 |
| 第4章 闪存模块 | 第25-35页 |
| 4.1 NAND闪存的特性 | 第25-26页 |
| 4.2 异步接口总线操作 | 第26-27页 |
| 4.3 复位操作和识别操作 | 第27-28页 |
| 4.4 特征操作和状态操作 | 第28-29页 |
| 4.5 列地址操作 | 第29-31页 |
| 4.6 读、编程、擦除操作 | 第31-33页 |
| 4.7 内部数据移动操作 | 第33页 |
| 4.8 错误管理 | 第33-34页 |
| 4.9 本章小结 | 第34-35页 |
| 第5章 ECC模块 | 第35-40页 |
| 5.1 模块配置和工作描述 | 第35-36页 |
| 5.2 模块的性能和特点 | 第36-38页 |
| 5.3 汉明码算法 | 第38-39页 |
| 5.4 本章小结 | 第39-40页 |
| 第6章 接口设计和仿真 | 第40-50页 |
| 6.1 闪存内核 | 第41-43页 |
| 6.2 接口设计 | 第43-44页 |
| 6.3 仿真结果 | 第44-49页 |
| 6.4 本章小结 | 第49-50页 |
| 总结与展望 | 第50-51页 |
| 参考文献 | 第51-53页 |
| 致谢 | 第53-54页 |
| 个人简历 | 第54-55页 |
| 攻读硕士学位期间公开发表论文 | 第55页 |
