| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第15-20页 |
| 1.1 课题研究的背景 | 第15页 |
| 1.2 数字视频编码标准 | 第15-17页 |
| 1.2.1 H.26x系列视频编码标准 | 第16-17页 |
| 1.2.2 MPEG-x系列视频编码标准 | 第17页 |
| 1.3 论文的研究意义及内容 | 第17-19页 |
| 1.3.1 H.265运动补偿模块的研究意义与内容 | 第17-18页 |
| 1.3.2 高可靠性ToI系统的研究意义与内容 | 第18-19页 |
| 1.4 论文的结构组成 | 第19-20页 |
| 第二章 H.265视频编码标准 | 第20-31页 |
| 2.1 H.265的新特性 | 第20-21页 |
| 2.2 H.265的编解码过程 | 第21-22页 |
| 2.2.1 编码过程 | 第21页 |
| 2.2.2 解码过程 | 第21-22页 |
| 2.3 H.265图像的划分 | 第22-25页 |
| 2.3.1 编码单元 | 第22-23页 |
| 2.3.2 预测单元 | 第23-24页 |
| 2.3.3 变换单元 | 第24-25页 |
| 2.4 H.265运动补偿算法 | 第25-30页 |
| 2.4.1 AMVP技术和Merge模式 | 第25-27页 |
| 2.4.2 亚像素插值 | 第27-29页 |
| 2.4.3 加权预测 | 第29-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 H.265运动补偿模块硬件设计 | 第31-46页 |
| 3.1 运动补偿模块整体硬件结构 | 第31-32页 |
| 3.2 运动矢量预测 | 第32-33页 |
| 3.3 参考像素读取和寄存器缓存存储分配 | 第33-39页 |
| 3.3.1 参考像素读取 | 第35-36页 |
| 3.3.2 寄存器缓存存储分配 | 第36-39页 |
| 3.4 亮度亚像素插值 | 第39-41页 |
| 3.4.1 亮度插值运算 | 第39-40页 |
| 3.4.2 1/2像素插值滤波器 | 第40页 |
| 3.4.3 1/4像素插值滤波器 | 第40-41页 |
| 3.5 色度亚像素插值 | 第41-42页 |
| 3.6 实验及结果分析 | 第42-45页 |
| 3.7 本章小结 | 第45-46页 |
| 第四章 高可靠性ToI系统SoC设计 | 第46-63页 |
| 4.1 系统和ts_over_ip模块的硬件结构 | 第47-48页 |
| 4.1.1 高可靠性ToI系统的硬件结构 | 第47页 |
| 4.1.2 ts_over_ip模块的硬件结构 | 第47-48页 |
| 4.2 TS流接收解包模块 | 第48-51页 |
| 4.2.1 TS流结构 | 第48-50页 |
| 4.2.2 TS流接收解包模块 | 第50-51页 |
| 4.3 H.264码流分析模块 | 第51-54页 |
| 4.3.1 H.264码流结构 | 第51-53页 |
| 4.3.2 H.264码流分析模块 | 第53-54页 |
| 4.4 FIFO控制模块 | 第54-56页 |
| 4.5 TS流打包模块 | 第56-59页 |
| 4.5.1 ES流读取模块 | 第56-57页 |
| 4.5.2 TS包生成模块 | 第57-59页 |
| 4.6 TS流时序调整模块 | 第59-60页 |
| 4.7 指令接口模块和控制软件设计 | 第60-62页 |
| 4.8 本章小结 | 第62-63页 |
| 第五章 H.265运动补偿模块和高可靠性ToI系统的验证 | 第63-75页 |
| 5.1 H.265运动补偿模块的验证 | 第63-67页 |
| 5.1.1 H.265运动补偿模块的功能仿真 | 第63-65页 |
| 5.1.2 H.265运动补偿模块的FPGA验证 | 第65-67页 |
| 5.2 高可靠性ToI系统的验证 | 第67-74页 |
| 5.2.1 高可靠性ToI系统的功能仿真 | 第67-69页 |
| 5.2.2 高可靠性ToI系统的FPGA验证 | 第69-74页 |
| 5.3 本章小结 | 第74-75页 |
| 第六章 总结与展望 | 第75-77页 |
| 6.1 总结 | 第75页 |
| 6.2 展望 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第81页 |