| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-11页 |
| ·课题研究的背景 | 第8页 |
| ·国内外研究动态与现状 | 第8-10页 |
| ·国内外红外焦平面阵列研究发展现状 | 第8-10页 |
| ·国内外非均匀性校正算法研究发展现状 | 第10页 |
| ·论文内容安排 | 第10-11页 |
| 2 红外焦平面阵列非均匀性校正概述 | 第11-19页 |
| ·红外焦平面阵列非均匀性产生的原因 | 第11-12页 |
| ·非均匀性的定义及度量方法 | 第12-13页 |
| ·非均匀性校正方法 | 第13-19页 |
| ·基于参考辐射源的非均匀性校正算法 | 第13-15页 |
| ·基于场景的非均匀性校正算法 | 第15-19页 |
| 3 人工神经网络校正算法 | 第19-33页 |
| ·人工神经网络基本原理 | 第19-20页 |
| ·人工神经网络系统的特点 | 第20-21页 |
| ·人工神经网络算法的发展 | 第21页 |
| ·BP 网络基本原理和公式推导 | 第21-24页 |
| ·BP 网络用于非均匀性校正的具体实现 | 第24-26页 |
| ·BP 算法的进一步分析 | 第26-29页 |
| ·归一化的BP 校正算法 | 第29-33页 |
| 4 基于FPGA 的SOPC 技术基础 | 第33-45页 |
| ·可编程逻辑器件FPGA 概述 | 第33页 |
| ·SOPC 技术及应用 | 第33-34页 |
| ·SOPC 开发流程 | 第34-39页 |
| ·硬件开发 | 第35-36页 |
| ·软件开发 | 第36-37页 |
| ·SOPC 基本开发流程简介 | 第37-39页 |
| ·NiosⅡ处理器组件及其特性分析 | 第39-41页 |
| ·Avalon 总线 | 第41-42页 |
| ·外设接口IP 核 | 第42-43页 |
| ·HAL 系统库 | 第43-45页 |
| 5 归一化BP 人工神经网络校正算法的硬件实现 | 第45-61页 |
| ·归一化BP 校正算法的复杂度估算 | 第45-46页 |
| ·算法的存储空间估算 | 第45页 |
| ·算法的计算量估算 | 第45-46页 |
| ·硬件可实现性分析 | 第46页 |
| ·硬件开发平台介绍 | 第46-50页 |
| ·Altera 公司的StratixⅡ EP2560 DSP Development Board | 第46-48页 |
| ·视频采集子卡 | 第48-50页 |
| ·视频输出芯片介绍 | 第50页 |
| ·具体实现方案 | 第50-57页 |
| ·具体实现流程 | 第50-51页 |
| ·视频采集 | 第51-52页 |
| ·VGA 视频输出 | 第52-53页 |
| ·基于SOPC 的NUC 校正的硬件设计 | 第53-56页 |
| ·基于SOPC 的NUC 校正的软件设计 | 第56-57页 |
| ·实验结果及评价 | 第57-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间发表学术论文情况 | 第65-66页 |
| 致谢 | 第66-67页 |