基于GPS的LXI主时钟模块研制
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-12页 |
| 1.1 课题背景、目的及意义 | 第9-10页 |
| 1.2 LXI 主时钟概述 | 第10页 |
| 1.3 GPS 授时技术概述 | 第10-11页 |
| 1.4 论文主要研究内容和结构 | 第11-12页 |
| 第2章 总体设计方案 | 第12-17页 |
| 2.1 技术特点和主要技术指标 | 第12页 |
| 2.1.1 技术特点 | 第12页 |
| 2.1.2 主要技术指标 | 第12页 |
| 2.2 硬件总体方案 | 第12-15页 |
| 2.2.1 GPS 接收机硬件电路方案 | 第13-15页 |
| 2.2.2 LXI 核心板硬件电路方案 | 第15页 |
| 2.3 软件总体方案 | 第15-16页 |
| 2.4 本章小结 | 第16-17页 |
| 第3章 硬件设计 | 第17-40页 |
| 3.1 接收单元 | 第17-21页 |
| 3.1.1 GPS 信号的构成 | 第17-19页 |
| 3.1.2 GPS 接收天线 | 第19页 |
| 3.1.3 前置滤波器和低噪声放大器 | 第19-21页 |
| 3.2 射频前端 | 第21-30页 |
| 3.2.1 下变频混频和 A/D 转换器 | 第21-27页 |
| 3.2.2 射频前端滤波器设计 | 第27-30页 |
| 3.3 传输线设计 | 第30-32页 |
| 3.3.1 传输线理论 | 第30-31页 |
| 3.3.2 传输线计算 | 第31-32页 |
| 3.4 基带信号处理单元 | 第32-38页 |
| 3.4.1 相关通道 | 第33-38页 |
| 3.4.2 微处理器 | 第38页 |
| 3.5 存储器及接口单元 | 第38-39页 |
| 3.6 本章小结 | 第39-40页 |
| 第4章 软件设计 | 第40-65页 |
| 4.1 GPS 接收机操作系统的移植 | 第40-43页 |
| 4.1.1 μC/OS-II 简介 | 第40-41页 |
| 4.1.2 移植的实现 | 第41-43页 |
| 4.2 BSP 开发 | 第43-45页 |
| 4.3 GPS 接收机应用程序设计 | 第45-61页 |
| 4.3.1 初始化模块 | 第45-47页 |
| 4.3.2 主体程序模块 | 第47-50页 |
| 4.3.3 中断处理模块 | 第50-58页 |
| 4.3.4 位同步与帧同步 | 第58-59页 |
| 4.3.5 时间解算 | 第59-61页 |
| 4.4 LXI 核心板时间解析与时钟修正 | 第61-64页 |
| 4.5 本章小结 | 第64-65页 |
| 第5章 测试及实验 | 第65-71页 |
| 5.1 GPS 接收机测试 | 第65-67页 |
| 5.1.1 晶体振荡器工作测试 | 第65页 |
| 5.1.2 锁相环电路测试 | 第65页 |
| 5.1.3 射频输入信号测试 | 第65-66页 |
| 5.1.4 下变频测试 | 第66页 |
| 5.1.5 射频前端输出测试 | 第66页 |
| 5.1.6 启动时间测试 | 第66-67页 |
| 5.2 LXI 主时钟同步测试 | 第67-70页 |
| 5.2.1 测试环境 | 第67-68页 |
| 5.2.2 测试结果及分析 | 第68-70页 |
| 5.3 本章小结 | 第70-71页 |
| 结论 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76页 |
