| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 课题研究的目的和意义 | 第11-12页 |
| 1.4 主要研究内容和论文结构 | 第12-13页 |
| 第2章 非基 2 快速傅里叶变换算法综述 | 第13-31页 |
| 2.1 引言 | 第13页 |
| 2.2 DFT 原理介绍 | 第13-15页 |
| 2.2.1 连续非周期信号的傅里叶变换 | 第13-14页 |
| 2.2.2 离散非周期信号的傅里叶变换 | 第14-15页 |
| 2.3 非基 2FFT 算法介绍及分析 | 第15-30页 |
| 2.3.1 分裂基算法 | 第16-18页 |
| 2.3.2 Chirp-z FFT 算法 | 第18-21页 |
| 2.3.3 快速卷积算法计算 DFT | 第21-24页 |
| 2.3.4 素因子算法 | 第24-26页 |
| 2.3.5 Winograd 快速傅里叶变换算法 | 第26-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第3章 非基 2FFT 算法的研究与设计 | 第31-43页 |
| 3.1 非基 2FFT 算法的相关原理 | 第31-35页 |
| 3.1.1 下标映射 | 第31-32页 |
| 3.1.2 戈泽尔算法 | 第32-33页 |
| 3.1.3 下标映射与戈泽尔算法相结合 | 第33-34页 |
| 3.1.4 算法整体计算流程 | 第34-35页 |
| 3.2 非基 2FFT 算法的 VLSI 硬件结构设计 | 第35-42页 |
| 3.2.1 整体结构 | 第35-38页 |
| 3.2.2 戈泽尔算法计算模块硬件结构 | 第38-39页 |
| 3.2.3 存储单元的设计与优化 | 第39页 |
| 3.2.4 浮点数表示法 | 第39-40页 |
| 3.2.5 浮点加法器以及浮点乘法器计算单元的设计 | 第40-42页 |
| 3.3 本章小结 | 第42-43页 |
| 第4章 非基 2FFT 算法的 VLSI 硬件结构仿真与测试 | 第43-54页 |
| 4.1 非基 2FFT 算法的功能验证 | 第43页 |
| 4.2 非基 2FFT 算法的硬件结构功能仿真 | 第43-46页 |
| 4.2.1 浮点乘法器与浮点加法器的功能仿真 | 第43-44页 |
| 4.2.2 戈泽尔算法计算模块的功能仿真 | 第44-45页 |
| 4.2.3 因子乘法计算模块的功能仿真 | 第45页 |
| 4.2.4 电路整体功能仿真 | 第45-46页 |
| 4.3 FPGA 硬件测试平台搭建与硬件电路测试 | 第46-53页 |
| 4.3.1 FPGA 硬件平台介绍 | 第46-48页 |
| 4.3.2 UART 总线接口设计 | 第48-50页 |
| 4.3.3 ISE 综合结果和分析 | 第50-52页 |
| 4.3.4 电路性能以及运算时间计算与分析 | 第52-53页 |
| 4.4 本章小结 | 第53-54页 |
| 结论 | 第54-55页 |
| 参考文献 | 第55-59页 |
| 攻读硕士学位期间发表的学术论文 | 第59-61页 |
| 致谢 | 第61页 |
