| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 引言 | 第15页 |
| 1.2 视频编码的基本原理与发展历程 | 第15-16页 |
| 1.2.1 视频编码的基本原理 | 第15页 |
| 1.2.2 视频压缩标准的发展历程 | 第15-16页 |
| 1.3 本文研究内容 | 第16页 |
| 1.4 本文结构安排 | 第16-19页 |
| 第二章 HEVC视频编码标准 | 第19-25页 |
| 2.1 HEVC编码框架 | 第19-20页 |
| 2.2 HEVC特色编码技术 | 第20-23页 |
| 2.2.1 基于四叉树的灵活块划分结构 | 第20-22页 |
| 2.2.2 更多方向的帧内预测 | 第22页 |
| 2.2.3 先进的帧间预测技术 | 第22页 |
| 2.2.4 ACS技术 | 第22页 |
| 2.2.5 SAO技术 | 第22-23页 |
| 2.2.6 并行处理技术 | 第23页 |
| 2.3 本章小结 | 第23-25页 |
| 第三章 HEVC的熵编码器CABAC | 第25-39页 |
| 3.1 CABAC结构与特点 | 第25-26页 |
| 3.1.1 CABAC的结构 | 第25-26页 |
| 3.1.2 CABAC的特点 | 第26页 |
| 3.2 CABAC预处理过程 | 第26-28页 |
| 3.3 二值化过程 | 第28-29页 |
| 3.4 上下文建模 | 第29-32页 |
| 3.4.1 上下文模型的初始化 | 第29-30页 |
| 3.4.2 上下文模型的更新 | 第30-32页 |
| 3.5 二进制算术编码 | 第32-35页 |
| 3.5.1 常规编码模式 | 第32-35页 |
| 3.5.2 旁路编码模式 | 第35页 |
| 3.6 CABAC作用 | 第35-36页 |
| 3.7 本章小结 | 第36-39页 |
| 第四章 率失真决策中算术编码的快速算法及其VLSI架构设计 | 第39-51页 |
| 4.1 CABAC算法分析 | 第39-40页 |
| 4.2 率失真决策中算术编码的快速算法可行性研究与性能评价 | 第40-43页 |
| 4.2.1 仿真测试环境 | 第40页 |
| 4.2.2 性能评价标准 | 第40-41页 |
| 4.2.3 快速算法可行性验证 | 第41-43页 |
| 4.2.4 率失真决策中算术编码的快速算法 | 第43页 |
| 4.3 基于率失真决策中算术编码的快速算法的硬件架构设计 | 第43-49页 |
| 4.3.1 硬件实现复杂度分析 | 第43-44页 |
| 4.3.2 快速算法的硬件实现 | 第44-49页 |
| 4.3.3 功能验证与分析 | 第49页 |
| 4.4 本章小结 | 第49-51页 |
| 第五章 基于WPP的并行熵编码器的VLSI架构设计 | 第51-67页 |
| 5.1 针对熵编码器CABAC的研究 | 第51页 |
| 5.2 编码中熵编码器CABAC的数据依赖性分析 | 第51-54页 |
| 5.2.1 全零标志位的编码依赖性 | 第51-52页 |
| 5.2.2 划分深度的编码依赖性 | 第52-53页 |
| 5.2.3 算术编码的数据依赖性 | 第53-54页 |
| 5.3 基于WPP的并行熵编码器的VLSI架构设计 | 第54-65页 |
| 5.3.1 上下文建模模块 | 第54-57页 |
| 5.3.2 二进制算术编码模块 | 第57-61页 |
| 5.3.3 并行熵编码器硬件架构设计 | 第61-65页 |
| 5.4 并行熵编码器的功能验证与性能分析 | 第65-66页 |
| 5.5 本章小结 | 第66-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 6.1 研究工作总结 | 第67页 |
| 6.2 未来工作展望 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73-75页 |
| 作者简介 | 第75-76页 |
