| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 引言 | 第6-10页 |
| 1.1 FPGA概述 | 第6-8页 |
| 1.2 FPGA结构研究 | 第8页 |
| 1.3 工作重点 | 第8-9页 |
| 1.4 论文组织结构 | 第9-10页 |
| 第二章 技术背景 | 第10-22页 |
| 2.1 FPGA的结构 | 第10-20页 |
| 2.1.1 可编程逻辑资源结构描述 | 第11-14页 |
| 2.1.1.1 基于查询表的可编程逻辑单元 | 第11-13页 |
| 2.1.1.2 基于多路选择器的可编程逻辑单元 | 第13页 |
| 2.1.1.3 基于与或阵列的可编程逻辑单元 | 第13-14页 |
| 2.1.2 可编程互连资源结构描述 | 第14-20页 |
| 2.1.2.1 平面式可编程互连结构 | 第14-18页 |
| 2.1.2.2 层次式可编程互连结构 | 第18-20页 |
| 2.3 FPGA CAD设计流程 | 第20-22页 |
| 第三章 FPGA-IV概述及可编程逻辑单元设计简介 | 第22-27页 |
| 3.1 FPGA-IV芯片概述 | 第22-23页 |
| 3.2 可编程逻辑单元模块结构简述 | 第23-25页 |
| 3.3 单个SLICE结构简介及功能简述 | 第25-27页 |
| 3.3.1 组合逻辑 | 第25-26页 |
| 3.3.2 时序逻辑 | 第26页 |
| 3.3.3 总线结构 | 第26-27页 |
| 第四章 FPGA-IV可编程互连资源介绍 | 第27-50页 |
| 4.1 可编程互连资源设计主旨 | 第27页 |
| 4.2 FPGA-IV可编程互连资源结构概述 | 第27-31页 |
| 4.2.1 局部互连资源介绍 | 第28页 |
| 4.2.2 全局互连资源介绍 | 第28-31页 |
| 4.3 TILE的互连结构介绍 | 第31-38页 |
| 4.3.1 IMUX结构介绍 | 第33页 |
| 4.3.2 OMUX结构介绍 | 第33-34页 |
| 4.3.3 GRB结构介绍 | 第34页 |
| 4.3.4 TILE中MUX和BUFFER介绍 | 第34-38页 |
| 4.3.4.1 Double&Hex MUX | 第35-37页 |
| 4.3.4.2 Double&Hex BUFFER | 第37-38页 |
| 4.3.4.3 Long BUFFER | 第38页 |
| 4.4 TILE的建模及仿真 | 第38-47页 |
| 4.4.1 两倍线建模及仿真 | 第39-42页 |
| 4.4.2 六倍线建模及仿真 | 第42-45页 |
| 4.4.3 长线建模及仿真 | 第45-47页 |
| 4.4.4 互连线仿真分析比较 | 第47页 |
| 4.5 其他互连结构 | 第47-50页 |
| 4.5.1 IP核互连结构 | 第48-49页 |
| 4.5.2 IO互连 | 第49-50页 |
| 第五章 FPGA-IV版图设计 | 第50-66页 |
| 5.1 FPGA-IV版图概述 | 第50-52页 |
| 5.1.1 FPGA-IV的整体布局 | 第51页 |
| 5.1.2 FPGA-IV的整体布线 | 第51-52页 |
| 5.2 可重复TILE的版图概述 | 第52-66页 |
| 5.2.1 TILE的布局 | 第53-56页 |
| 5.2.2 TILE的布线 | 第56-60页 |
| 5.2.2.1 互连线的扭线介绍 | 第56-58页 |
| 5.2.2.2 布线位置的确定 | 第58-60页 |
| 5.2.3 TILE的一些版图细节设计 | 第60-66页 |
| 5.2.3.1 SRAM的设计 | 第60-61页 |
| 5.2.3.2 Double MUX设计 | 第61-63页 |
| 5.2.3.3 IMUX的设计 | 第63-64页 |
| 5.2.3.4 TILE的电源环 | 第64-66页 |
| 第六章 工作总结与展望 | 第66-68页 |
| 6.1 工作总结 | 第66页 |
| 6.2 工作展望 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |