| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题的研究背景 | 第9-10页 |
| ·SoC与片上总线 | 第9-10页 |
| ·LEON处理器 | 第10页 |
| ·课题的研究内容 | 第10-11页 |
| ·论文的组织结构 | 第11-13页 |
| 第2章 AHB总线 | 第13-15页 |
| ·AHB总线简介 | 第13页 |
| ·AHB传输响应 | 第13-14页 |
| ·本章小结 | 第14-15页 |
| 第3章 WISHBONE总线 | 第15-25页 |
| ·WISHBONE总线简介 | 第15页 |
| ·WISHBONE总线操作 | 第15-24页 |
| ·常规操作 | 第15-17页 |
| ·阻塞周期操作 | 第17-22页 |
| ·RMW周期操作 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第4章 开发环境和开发语言 | 第25-27页 |
| ·ModeISim | 第25页 |
| ·Verilog HDL | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第5章 AHB-WISHBONE总线桥的设计与实现 | 第27-49页 |
| ·总线桥的引入 | 第27页 |
| ·总线桥的功能 | 第27-28页 |
| ·总线桥的结构设计 | 第28页 |
| ·总线桥的实现 | 第28-44页 |
| ·两种总线的对比分析 | 第29-32页 |
| ·两种总线的信号转换 | 第32-43页 |
| ·数据宽度处理 | 第43-44页 |
| ·总线桥突发传输的实现 | 第44-47页 |
| ·AHB总线突发传输的分析 | 第44-47页 |
| ·突发传输的实现 | 第47页 |
| ·本章小结 | 第47-49页 |
| 第6章 连接和测试 | 第49-64页 |
| ·USB IP核与总线桥的连接和测试 | 第49-51页 |
| ·USB IP核与总线桥的连接 | 第49-51页 |
| ·USB IP核与总线桥的连接的测试 | 第51页 |
| ·总线桥与LEON处理器的连接及其测试 | 第51-63页 |
| ·总线桥与LEON处理器的连接 | 第51-56页 |
| ·总线桥与LEON处理器连接的测试 | 第56-63页 |
| ·本章小结 | 第63-64页 |
| 第7章 总结与展望 | 第64-65页 |
| ·总结 | 第64页 |
| ·展望 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第68-69页 |
| 致谢 | 第69页 |