| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-12页 |
| 1.1 研究背景与意义 | 第8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.3 本文研究内容与章节安排 | 第10-12页 |
| 1.3.1 主要研究内容 | 第10页 |
| 1.3.2 章节结构安排 | 第10-12页 |
| 2 Turbo码基本原理 | 第12-28页 |
| 2.1 Turbo码编码原理 | 第12-15页 |
| 2.2 Turbo码译码原理 | 第15-23页 |
| 2.2.1 译码器结构 | 第15-16页 |
| 2.2.2 迭代译码过程 | 第16-18页 |
| 2.2.3 MAP译码算法 | 第18-23页 |
| 2.3 GPU硬件结构与软件架构 | 第23-27页 |
| 2.3.1 CUDA编程模型 | 第23-26页 |
| 2.3.2 CUDA程序的优化 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 3 Turbo码并行译码算法设计 | 第28-47页 |
| 3.1 并行译码算法的总体介绍 | 第28-29页 |
| 3.2 γ模块的并行算法设计 | 第29-33页 |
| 3.2.1 γ模块的数据相关性分析 | 第29-31页 |
| 3.2.2 γ模块的并行方案设计 | 第31-32页 |
| 3.2.3 γ模块的并行粒度分析 | 第32-33页 |
| 3.3 似然比模块的并行算法设计 | 第33-35页 |
| 3.3.1 似然比,外信息和交织函数的数据相关性分析 | 第33-34页 |
| 3.3.2 似然比模块并行算法设计与并行粒度分析 | 第34-35页 |
| 3.4 α和β模块的并行算法设计 | 第35-46页 |
| 3.4.1 α和β模块的数据相关性分析 | 第35-36页 |
| 3.4.2 一种新的计算α和β的并行算法设计 | 第36-44页 |
| 3.4.3 该模块并行算法的理论并行粒度和加速比分析 | 第44-46页 |
| 3.5 本章小结 | 第46-47页 |
| 4 实验结果举例与分析 | 第47-56页 |
| 4.1 并行译码算法的正确性验证 | 第49-51页 |
| 4.2 并行译码算法的时间测试与分析 | 第51-55页 |
| 4.2.1 γ模块实验结果举例与分析 | 第51-52页 |
| 4.2.2 似然比模块实验结果举例与分析 | 第52-53页 |
| 4.2.3 α和β模块实验结果举例与分析 | 第53-55页 |
| 4.3 本章小结 | 第55-56页 |
| 5 总结与展望 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 攻读硕士学位期间发表学术论文情况 | 第60-61页 |
| 致谢 | 第61-62页 |