多核/众核体系结构下的访存优化机制研究

摘要	第4-5页
Abstract	第5页
1 绪论	第7-16页
1.1 问题提出	第7-8页
1.2 国内外发展现状	第8-14页
1.3 论文工作概述	第14页
1.4 文章组织结构	第14-16页
2 多/众核体系结构上的访存性能评估模型	第16-29页
2.1 模型设计动机	第16-17页
2.2 访存性能评估模型	第17-25页
2.3 数据访问模式对并行应用的性能影响分析	第25-28页
2.4 本章小结	第28-29页
3 多/众核环境下的并行布隆滤波器	第29-44页
3.1 多/众核环境下的布隆滤波器设计原则	第29-31页
3.2 平均访存延迟	第31-33页
3.3 并行布隆滤波器的划分开销	第33-37页
3.4 并行布隆滤波器的实现	第37-42页
3.5 本章小结	第42-44页
4 系统测试与分析	第44-53页
4.1 测试环境与方法	第44-45页
4.2 并行布隆滤波器的性能测试	第45-52页
4.3 本章小结	第52-53页
5 总结和展望	第53-55页
5.1 总结	第53-54页
5.2 展望	第54-55页
致谢	第55-57页
参考文献	第57-62页
附录1 攻读硕士期间发表论文目录	第62-63页
附录2 攻读硕士期间申请的国家发明专利	第63-64页
附录3 攻读硕士期间参与的项目	第64页