| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 第一章 引言 | 第17-27页 |
| 1.1 现代粒子物理实验与读出电子学系统 | 第17页 |
| 1.2 几个典型的粒子物理实验中RPC探测器读出电子学系统 | 第17-22页 |
| 1.2.1 Babar Moun读出电子学系统 | 第18-19页 |
| 1.2.2 BESⅢμ子鉴别器读出电子学系统 | 第19-20页 |
| 1.2.3 CMS RPC Muon读出电子学系统 | 第20-21页 |
| 1.2.4 大亚湾RPC读出电子学系统 | 第21-22页 |
| 1.3 重组式数据链读出技术的研究意义 | 第22-23页 |
| 1.4 本论文的主要工作及特点 | 第23-24页 |
| 1.5 论文的内容组织 | 第24-25页 |
| 参考文献 | 第25-27页 |
| 第二章 重组式数据链读出技术应用平台及设计方案 | 第27-43页 |
| 2.1 北京谱仪与BESⅢμ子鉴别器系统 | 第27-38页 |
| 2.1.1 北京正负电子对撞机的改造 | 第27-28页 |
| 2.1.2 北京谱仪 | 第28-31页 |
| 2.1.3 北京谱仪的升级改造 | 第31-34页 |
| 2.1.3.1 BESⅢ整体设计 | 第31-32页 |
| 2.1.3.2 BESⅢμ子鉴别器 | 第32-34页 |
| 2.1.4 BESⅢμ子鉴别器读出电子学系统 | 第34-38页 |
| 2.1.4.1 主要特点 | 第35页 |
| 2.1.4.2 RPC探测器的输出信号 | 第35-36页 |
| 2.1.4.3 系统设计方案 | 第36-38页 |
| 2.2 重组式数据链设计方案 | 第38-40页 |
| 2.2.1 重组式数据链前端板设计需求 | 第38-39页 |
| 2.2.1.1 取数功能方面的需求 | 第38页 |
| 2.2.1.2 重组功能方面的需求 | 第38-39页 |
| 2.2.2 板级电路原理规划整体设计 | 第39-40页 |
| 2.3 本章小结 | 第40-41页 |
| 参考文献 | 第41-43页 |
| 第三章 BESⅢμ子鉴别器读出电子学系统升级 | 第43-57页 |
| 3.1 前端板升级改造原因 | 第43-44页 |
| 3.2 前端板升级改造方法 | 第44-55页 |
| 3.2.1 前端保护电路的升级 | 第44-51页 |
| 3.2.1.1 前端保护升级方案的确定 | 第44-46页 |
| 3.2.1.2 前端两级保护Pspice仿真原理图 | 第46-47页 |
| 3.2.1.3 小信号输入的仿真 | 第47页 |
| 3.2.1.4 典型值输入的仿真 | 第47-48页 |
| 3.2.1.5 大信号输入的仿真 | 第48-50页 |
| 3.2.1.6 两级保护电路前后级二极管导通情况 | 第50页 |
| 3.2.1.7 仿真结论 | 第50-51页 |
| 3.2.2 阈值控制电路的升级 | 第51-55页 |
| 3.2.2.1 原前端板甄别阈设置电路 | 第51-53页 |
| 3.2.2.2 升级后的前端板甄别阈设置电路 | 第53-55页 |
| 3.2.3 前端板电源部分热工性能的改进设计 | 第55页 |
| 3.3 本章小结 | 第55页 |
| 参考文献 | 第55-57页 |
| 第四章 重组式数据链前端板设计 | 第57-99页 |
| 4.1 重组式数据链的设计需求以及实现方法 | 第57-59页 |
| 4.2 重组式数据链前端板各功能模块设计 | 第59-69页 |
| 4.2.1 借鉴与模仿升级后前端板的部分 | 第59-65页 |
| 4.2.1.1 接口模块 | 第59-61页 |
| 4.2.1.2 甄别器电路模块 | 第61-62页 |
| 4.2.1.3 测试脉冲产生电路模块 | 第62-65页 |
| 4.2.2 数据重组功能实现部分 | 第65-69页 |
| 4.2.2.1 反熔丝FPGA的冗余供电 | 第65-66页 |
| 4.2.2.2 电源监控部分的设计 | 第66-67页 |
| 4.2.2.3 LVDS发送模块的冗余设计 | 第67-69页 |
| 4.3 器件选择与PCB设计 | 第69-82页 |
| 4.3.1 数据处理FPGA的选择 | 第69-74页 |
| 4.3.1.1 器件的选择 | 第69-71页 |
| 4.3.1.2 数据处理FPGA的配置方式 | 第71-74页 |
| 4.3.2 反熔丝FPGA芯片选择 | 第74-79页 |
| 4.3.2.1 器件型号的选择 | 第74-75页 |
| 4.3.2.2 Actel反熔丝FPGA的抗辐射性能 | 第75-77页 |
| 4.3.2.3 MX系列反熔丝FPGA编程原理 | 第77页 |
| 4.3.2.4 MX系列反熔丝FPGA的基本结构 | 第77-79页 |
| 4.3.3 PCB设计 | 第79-82页 |
| 4.3.3.1 重要信号的布线 | 第80-82页 |
| 4.4 数据处理FPGA逻辑介绍 | 第82-93页 |
| 4.4.1 甄别器输出脉冲的展宽 | 第82-83页 |
| 4.4.2 流水线缓冲器 | 第83-84页 |
| 4.4.3 取数窗口的设计 | 第84-86页 |
| 4.4.4 数据缓冲器 | 第86-88页 |
| 4.4.4.1 数据缓冲器的实现 | 第86页 |
| 4.4.4.2 缓冲器长度的计算 | 第86-88页 |
| 4.4.5 并串转换和数据发送模块 | 第88-90页 |
| 4.4.6 命令接收模块 | 第90-91页 |
| 4.4.7 主控逻辑模块 | 第91-93页 |
| 4.5 反熔丝FPGA逻辑设计 | 第93-97页 |
| 4.5.1 数据选择与重组模块 | 第93-97页 |
| 4.5.1.1 尾板损坏 | 第94页 |
| 4.5.1.2 中间板损坏 | 第94-95页 |
| 4.5.1.3 首板损坏 | 第95-97页 |
| 4.5.2 电源开关管理模块 | 第97页 |
| 4.5.3 命令解释模块 | 第97页 |
| 4.6 本章小结 | 第97-98页 |
| 参考文献 | 第98-99页 |
| 第五章 相关测试 | 第99-129页 |
| 5.1 测试平台的搭建 | 第99-102页 |
| 5.1.1 测试平台物理结构 | 第99-100页 |
| 5.1.2 上位机取数程序的设计 | 第100-101页 |
| 5.1.3 数据分析软件的设计 | 第101-102页 |
| 5.2 升级后前端板的性能测试 | 第102-119页 |
| 5.2.1 常规测试 | 第102-108页 |
| 5.2.1.1 甄别阈测试 | 第102-104页 |
| 5.2.1.2 测试脉冲波形测试 | 第104-106页 |
| 5.2.1.3 通道串扰测试 | 第106-108页 |
| 5.2.2 升级部分测试 | 第108-116页 |
| 5.2.2.1 两级保护电路测试 | 第108-115页 |
| 5.2.2.2 甄别阈一致性测试 | 第115-116页 |
| 5.2.2.3 前端板密封状态下的电压调整器温度检测 | 第116页 |
| 5.2.3 数据链读出测试 | 第116-119页 |
| 5.2.3.1 数据链事例丢失率的测试 | 第116-117页 |
| 5.2.3.2 抗干扰测试 | 第117页 |
| 5.2.3.3 宇宙线测试 | 第117-119页 |
| 5.3 重组式前端板功能测试 | 第119-127页 |
| 5.3.1 数据重组功能测试 | 第119-124页 |
| 5.3.1.1 首板单独损坏 | 第120页 |
| 5.3.1.2 中间板单独损坏 | 第120-121页 |
| 5.3.1.3 尾板单独损坏 | 第121-122页 |
| 5.3.1.4 首板和中间板同时损坏 | 第122-123页 |
| 5.3.1.5 首板和尾板同时损坏 | 第123页 |
| 5.3.1.6 中间板和尾板同时损坏 | 第123-124页 |
| 5.3.2 电源监控芯片测试 | 第124-126页 |
| 5.3.2.1 最大负载电流的测试 | 第124-125页 |
| 5.3.2.2 输入电压最大可承受范围测试 | 第125页 |
| 5.3.2.3 长期工作时温度测试 | 第125-126页 |
| 5.3.2.4 导通电阻测试 | 第126页 |
| 5.3.2.5 芯片干扰测试 | 第126页 |
| 5.3.3 冗余LVDS发送模块测试 | 第126页 |
| 5.3.4 重组功能测试结论 | 第126-127页 |
| 5.4 本章小结 | 第127页 |
| 参考文献 | 第127-129页 |
| 第六章 总结与展望 | 第129-131页 |
| 6.1 工作总结 | 第129页 |
| 6.2 未来工作的展望 | 第129-131页 |
| 致谢 | 第131-133页 |
| 缩写词简表 | 第133-135页 |
| 附录 重组式数据链前端板电路图 | 第135-145页 |
| 攻读学位期间发表文章 | 第145页 |
