多核容错阵列的重构技术
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 引言 | 第8-14页 |
| 1.1 研究背景 | 第8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.3 存在的问题 | 第10-11页 |
| 1.4 研究内容与主要贡献 | 第11-12页 |
| 1.5 本文组织结构 | 第12-14页 |
| 第二章 处理器阵列的容错模型 | 第14-20页 |
| 2.1 基本定义 | 第14页 |
| 2.2 传统容错模型 | 第14-15页 |
| 2.3 基于环网的容错模型 | 第15-17页 |
| 2.4 含开关及连线故障的容错模型 | 第17-18页 |
| 2.5 本章小结 | 第18-20页 |
| 第三章 相关算法回顾 | 第20-26页 |
| 3.1 最大独立集问题 | 第20-22页 |
| 3.1.1 问题描述 | 第20页 |
| 3.1.2 相关定义 | 第20-21页 |
| 3.1.3 最大独立集问题的求解 | 第21-22页 |
| 3.2 贪心列选路算法 | 第22-24页 |
| 3.3 本章小结 | 第24-26页 |
| 第四章 基于矛盾图理论的容错方法 | 第26-40页 |
| 4.1 问题描述 | 第26页 |
| 4.2 生成矛盾图 | 第26-30页 |
| 4.2.1 冗余单元呈上下两行分布 | 第27-28页 |
| 4.2.2 冗余单元呈一行一列分布 | 第28-29页 |
| 4.2.3 冗余单元呈十字型分布 | 第29-30页 |
| 4.3 求解矛盾图的最大独立集 | 第30-32页 |
| 4.4 生成逻辑阵列 | 第32-34页 |
| 4.5 实验结果及分析 | 第34-38页 |
| 4.5.1 相关参数的取值及说明 | 第35页 |
| 4.5.2 故障率对三种冗余单元分布的影响 | 第35-36页 |
| 4.5.3 阵列规模对三种冗余单元分布的影响 | 第36-37页 |
| 4.5.4 网格网络与环网网络的比较 | 第37-38页 |
| 4.6 本章小结 | 第38-40页 |
| 第五章 开关和连线故障的处理器阵列容错重构技术 | 第40-58页 |
| 5.1 问题描述 | 第40-41页 |
| 5.2 最大逻辑阵列的生成 | 第41-46页 |
| 5.3 冗余连线长度的优化 | 第46-51页 |
| 5.4 实验结果及分析 | 第51-55页 |
| 5.4.1 评估参数 | 第52-53页 |
| 5.4.2 结果和分析 | 第53-55页 |
| 5.5 本章小结 | 第55-58页 |
| 第六章 总结与展望 | 第58-60页 |
| 6.1 工作总结 | 第58页 |
| 6.2 未来工作展望 | 第58-60页 |
| 参考文献 | 第60-66页 |
| 研究生期间发表论文和参加科研情况说明 | 第66-68页 |
| 致谢 | 第68页 |
