基于分集接收的短波数字多通道信道化接收机的设计与实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 1 绪论 | 第7-10页 |
| 1.1 课题背景及研究意义 | 第7页 |
| 1.2 国内外数字信道化接收机的发展现状 | 第7-8页 |
| 1.3 短波通信多天线分集接收技术 | 第8-9页 |
| 1.4 论文主要工作及结构安排 | 第9-10页 |
| 2 数字信道化接收机相关理论 | 第10-24页 |
| 2.1 信号采样理论 | 第10-12页 |
| 2.2 信号的正交解调 | 第12-14页 |
| 2.3 多抽样率数字信号处理基本理论 | 第14-18页 |
| 2.3.1 整数倍抽取 | 第14-15页 |
| 2.3.2 整数倍内插 | 第15-16页 |
| 2.3.3 多相滤波结构 | 第16-18页 |
| 2.4 数字信道化接收机结构 | 第18-23页 |
| 2.4.1 多相DFT信道化结构 | 第19-21页 |
| 2.4.2 WOLA结构的数字信道化接收机 | 第21-23页 |
| 2.5 本章小结 | 第23-24页 |
| 3 系统方案设计 | 第24-37页 |
| 3.1 系统设计指标 | 第24页 |
| 3.2 系统总体方案 | 第24-25页 |
| 3.3 系统参数设计 | 第25-33页 |
| 3.3.1 ADC模块参数设计 | 第25页 |
| 3.3.2 DDC模块参数设计 | 第25-26页 |
| 3.3.3 滤波抽取模块参数设计 | 第26-28页 |
| 3.3.4 第一级信道化模块参数设计 | 第28-29页 |
| 3.3.5 第二级信道化模块参数设计 | 第29-31页 |
| 3.3.6 上变频及数字自动增益控制模块参数设计 | 第31-33页 |
| 3.4 系统硬件方案设计 | 第33-36页 |
| 3.4.1 AD信号板硬件方案 | 第34-35页 |
| 3.4.2 数字信号处理板硬件方案 | 第35-36页 |
| 3.5 本章小结 | 第36-37页 |
| 4 短波信道化接收机FPGA实现及仿真 | 第37-55页 |
| 4.1 AD采样模块 | 第37-38页 |
| 4.2 数字正交下变频模块 | 第38-42页 |
| 4.3 滤波抽取模块 | 第42-46页 |
| 4.3.1 第一级低通滤波器模块 | 第42-43页 |
| 4.3.2 第二级低通滤波器模块 | 第43-45页 |
| 4.3.3 第三级低通滤波器模块 | 第45-46页 |
| 4.4 第一级信道化模块 | 第46-49页 |
| 4.4.1 第一级信道化模块实现及仿真 | 第46-47页 |
| 4.4.2 第一级信道化模块仿真验证 | 第47-49页 |
| 4.5 第二级信道化模块 | 第49-51页 |
| 4.5.1 第二级信道化模块实现流程 | 第49-50页 |
| 4.5.2 第二级信道化模块仿真验证 | 第50-51页 |
| 4.6 上变频及数字自动增益控制模块 | 第51-53页 |
| 4.7 ROCKETIO高速收发器模块 | 第53-54页 |
| 4.8 本章小结 | 第54-55页 |
| 5 系统调试及技术指标测试 | 第55-70页 |
| 5.1 FPGA系统调试环境及步骤 | 第55-56页 |
| 5.2 AD信号板测试 | 第56-63页 |
| 5.2.1 数字正交下变频模块测试 | 第58-59页 |
| 5.2.2 滤波抽取模块测试 | 第59-63页 |
| 5.3 板间通信测试 | 第63-65页 |
| 5.4 第一级信道化模块测试 | 第65-66页 |
| 5.5 第二级信道化模块测试 | 第66-68页 |
| 5.6 上变频及数字自动增益控制模块测试 | 第68-69页 |
| 5.7 系统总体测试及相关指标测试 | 第69页 |
| 5.8 本章小结 | 第69-70页 |
| 6 总结与展望 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 附录 | 第75页 |
