基于CPCIe的高速多通道信号采集板卡的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-15页 |
| ·课题研究的目的及意义 | 第9页 |
| ·国内外研究现状 | 第9-13页 |
| ·国外研究现状 | 第10-12页 |
| ·国内研究现状 | 第12-13页 |
| ·论文主要研究内容 | 第13-15页 |
| 2 CPCIe信号采集板卡方案设计及论证 | 第15-21页 |
| ·CPCIe信号采集系统整体组成原理 | 第15-16页 |
| ·CPCIe信号采集板卡的技术指标 | 第16页 |
| ·CPCIe采集板卡总体方案设计及论证 | 第16-20页 |
| ·PCIe总线设计与论证 | 第18-19页 |
| ·高速多通道信号采集单元设计与论证 | 第19-20页 |
| ·DDR3高速缓存单元设计与论证 | 第20页 |
| ·本章小结 | 第20-21页 |
| 3 CPCIe采集板卡硬件电路的设计与实现 | 第21-39页 |
| ·CPCIe采集板卡电源与时钟网路的设计 | 第21-26页 |
| ·电源网络的设计与实现 | 第21-24页 |
| ·时钟网络的设计与实现 | 第24-26页 |
| ·CPCIe总线接口单元的设计 | 第26-28页 |
| ·多通道信号采集单元的设计 | 第28-30页 |
| ·AD采集单元接口电路的设计 | 第28-29页 |
| ·高速DA转换电路的设计 | 第29-30页 |
| ·高速缓存单元的设计 | 第30-33页 |
| ·缓存单元设计思路 | 第31-32页 |
| ·FPGA与DDR3接口电路的实现 | 第32-33页 |
| ·硬件电路板卡的设计 | 第33-38页 |
| ·PCB硬件电路板卡规则设计 | 第33-35页 |
| ·高速电路板卡关键信号仿真分析 | 第35-38页 |
| ·本章小结 | 第38-39页 |
| 4 CPCIe信号采集板卡软件设计 | 第39-57页 |
| ·高速信号采集回放单元时序设计 | 第40-47页 |
| ·SPI接口工作模式的实现 | 第40-42页 |
| ·信号传输单元逻辑时序的实现 | 第42-47页 |
| ·多片DDR3单元的虚拟FIFO设计 | 第47-50页 |
| ·PCIe接口协议的逻辑设计 | 第50-54页 |
| ·板载FPGA互连通信时序设计 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 5 信号采集板卡功能测试与可靠性分析 | 第57-63页 |
| ·板卡测试系统组成 | 第57页 |
| ·板卡功能测试 | 第57-61页 |
| ·高速缓存单元的仿真测试 | 第57-58页 |
| ·PCIe接口单元的功能测试 | 第58-61页 |
| ·高速信号采集单元的测试 | 第61页 |
| ·板卡可靠性分析 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 6 总结与展望 | 第63-65页 |
| ·研究工作总结 | 第63-64页 |
| ·进一步研究工作展望 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第69-70页 |
| 致谢 | 第70-71页 |
