| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·论文研究背景和意义 | 第7页 |
| ·国内外发展现状 | 第7-9页 |
| ·论文内容及安排 | 第9-11页 |
| 第二章 通用定时接口系统方案设计 | 第11-17页 |
| ·系统设计要求 | 第11-15页 |
| ·雷达整机工作时序设计 | 第11-14页 |
| ·接口方案设计 | 第14-15页 |
| ·系统器件选型 | 第15-16页 |
| ·本章小结 | 第16-17页 |
| 第三章 通用定时接口板硬件电路设计 | 第17-29页 |
| ·通用定时接口板硬件整体设计 | 第17-18页 |
| ·系统时钟和电源模块设计 | 第18-21页 |
| ·系统时钟模块设计 | 第18-19页 |
| ·系统电源模块设计 | 第19-21页 |
| ·异步串行通信接口电路设计 | 第21-24页 |
| ·RS232、RS422 和 RS485 串行通信分析 | 第21-22页 |
| ·异步串行通信协议 | 第22-23页 |
| ·RS422 接口电路设计 | 第23-24页 |
| ·以太网接口电路设计 | 第24-26页 |
| ·以太网接口芯片选择 | 第24-25页 |
| ·以太网接口电路设计 | 第25-26页 |
| ·ADSP TS201 链路口设计 | 第26-27页 |
| ·本章小结 | 第27-29页 |
| 第四章 基于 SOPC 的嵌入式子系统设计 | 第29-45页 |
| ·可编程片上系统概述及 Xilinx SOPC 解决方案 | 第29-30页 |
| ·MicroBlaze 处理器子系统设计 | 第30-35页 |
| ·MicroBlaze 处理器体系结构概述 | 第30-31页 |
| ·通用输入输出(GPIO)模块 | 第31-32页 |
| ·UART 控制器 | 第32-33页 |
| ·定时/计数器 | 第33-34页 |
| ·中断控制器 | 第34-35页 |
| ·基于 SOPC 的通用定时接口嵌入式硬件设计 | 第35-37页 |
| ·基于 SOPC 的通用定时接口软件设计 | 第37-43页 |
| ·雷达控制字接收与解析 | 第38-40页 |
| ·GPIO 中断实现控制字的更新 | 第40-41页 |
| ·定时/计数器中断 | 第41-43页 |
| ·本章小结 | 第43-45页 |
| 第五章 通用定时接口 FPGA 逻辑设计 | 第45-63页 |
| ·通用定时接口 FPGA 顶层逻辑设计 | 第45-46页 |
| ·雷达时序信号产生方法 | 第46-49页 |
| ·以太网接口逻辑设计 | 第49-55页 |
| ·Xilinx FPGA 以太网 IP 核解决方案 | 第49-50页 |
| ·TCP/IP 网络通信协议 | 第50-53页 |
| ·基于 UDP 协议的以太网接口逻辑设计 | 第53-55页 |
| ·系统在线自检 | 第55-56页 |
| ·DSP 总线接口逻辑设计 | 第56-57页 |
| ·基于 FPGA 的高速链路口设计 | 第57-61页 |
| ·链路口通信协议 | 第57-58页 |
| ·FPGA 发送链路口逻辑设计 | 第58-60页 |
| ·FPGA 接收链路口逻辑设计 | 第60-61页 |
| ·本章小结 | 第61-63页 |
| 结束语 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 作者在读期间参加的科研项目 | 第69-71页 |
| 附录 | 第71-72页 |
