电阻抗成像系统数字相敏解调器的研究
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-13页 |
| ·电阻抗成像概述 | 第8-9页 |
| ·电阻抗成像特点 | 第8-9页 |
| ·电阻抗成像方法 | 第9页 |
| ·国内外研究概况 | 第9-11页 |
| ·国外EIT发展状况 | 第9-10页 |
| ·我国EIT研究进展 | 第10-11页 |
| ·电阻抗成像的应用前景以及技术难点 | 第11-12页 |
| ·本课题主要研究工作 | 第12-13页 |
| 2 EIT数据测量技术 | 第13-34页 |
| ·EIT的理论基础 | 第13-15页 |
| ·生物组织的电特性 | 第13-14页 |
| ·电流的生物效应 | 第14-15页 |
| ·EIT技术的基本原理 | 第15页 |
| ·EIT驱动模式 | 第15-21页 |
| ·相邻驱动模式 | 第16-17页 |
| ·交叉驱动模式 | 第17-19页 |
| ·相对驱动模式 | 第19-20页 |
| ·自适应驱动模式 | 第20-21页 |
| ·相敏解调技术 | 第21-28页 |
| ·模拟解调技术 | 第22-25页 |
| ·数字解调技术 | 第25-28页 |
| ·非均匀采样技术 | 第28-33页 |
| ·数字相敏解调器的噪声性能分析 | 第28-31页 |
| ·非均匀采样的实现 | 第31-33页 |
| ·小结 | 第33-34页 |
| 3 基于FPGA的数字相敏解调器的实现 | 第34-57页 |
| ·DDS信号发生器 | 第34-40页 |
| ·相位累加器 | 第35-36页 |
| ·相位调节器 | 第36-37页 |
| ·ROM存储器 | 第37-38页 |
| ·时钟调节模块 | 第38-39页 |
| ·时序仿真 | 第39-40页 |
| ·数字相敏解调器的FPGA实现 | 第40-50页 |
| ·偏移二进制转有符号二进制模块 | 第41-42页 |
| ·参考正弦、余弦数字序列 | 第42-43页 |
| ·乘法器 | 第43页 |
| ·累加器 | 第43-46页 |
| ·时序仿真 | 第46-50页 |
| ·七段数码显示系统 | 第50-55页 |
| ·数据刷新模块 | 第50-52页 |
| ·七段数码显示模块 | 第52-54页 |
| ·时序仿真 | 第54-55页 |
| ·系统模块连接 | 第55-56页 |
| ·小结 | 第56-57页 |
| 4 EIT数字相敏解调系统的硬件电路设计 | 第57-73页 |
| ·FPGA芯片外围电路 | 第58-63页 |
| ·时钟电路 | 第60-61页 |
| ·下载配置电路 | 第61页 |
| ·电源和滤波电路 | 第61-63页 |
| ·数模转换系统 | 第63-65页 |
| ·数模转换器 | 第63-64页 |
| ·放大接收电路 | 第64-65页 |
| ·滤波电路 | 第65-68页 |
| ·ADC采样电路 | 第68-71页 |
| ·ADC驱动电路 | 第68-69页 |
| ·模数转换器 | 第69-71页 |
| ·显示和控制电路 | 第71-72页 |
| ·小结 | 第72-73页 |
| 5 结果和分析 | 第73-77页 |
| ·无增益时的实验结果和分析 | 第73-75页 |
| ·有增益时的实验结果和分析 | 第75-76页 |
| ·小结 | 第76-77页 |
| 6 总结和展望 | 第77-79页 |
| ·工作总结 | 第77页 |
| ·展望 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
