基于DDS的雷达信道分机捷变频频综的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-13页 |
| ·频率合成技术的历史发展情况 | 第8-10页 |
| ·本课题的背景、目的及其意义 | 第10-11页 |
| ·主要工作和成果 | 第11-12页 |
| ·论文结构安排 | 第12-13页 |
| 第二章 频率合成技术的基本理论 | 第13-21页 |
| ·直接式频率合成技术 | 第13-15页 |
| ·锁相频率合成技术 | 第15-18页 |
| ·直接数字频率合成技术(DDS) | 第18-21页 |
| ·DDS简介 | 第18-19页 |
| ·DDS的工作原理 | 第19页 |
| ·DDS的误差模型 | 第19-21页 |
| 第三章 捷变频频综的方案设计 | 第21-30页 |
| ·项目指标要求 | 第22页 |
| ·捷变频频综方案确定 | 第22-25页 |
| ·捷变频频综的指标分析、计算及论证 | 第25-30页 |
| ·捷变频频综相位噪声特性分析 | 第25-28页 |
| ·系统杂散抑制分析 | 第28-29页 |
| ·输出功率 | 第29页 |
| ·谐波抑制 | 第29页 |
| ·电源和功耗 | 第29-30页 |
| 第四章 捷变频频综电路设计 | 第30-51页 |
| ·器件及参数的选择 | 第30页 |
| ·频率合成器电路设计 | 第30-39页 |
| ·主环频率合成器的设计 | 第30-35页 |
| ·辅助环频率合成器的设计 | 第35-39页 |
| ·直接数字频率合成部分电路设计 | 第39-42页 |
| ·直接数字频率合成芯片---AD9858BSV | 第39-40页 |
| ·AD9858BSV的接口电路设计 | 第40-41页 |
| ·低通滤波器 | 第41-42页 |
| ·控制部分电路设计 | 第42-43页 |
| ·数据处理电路 | 第42-43页 |
| ·印刷电路板布局布线 | 第43-48页 |
| ·结构外形 | 第48-50页 |
| ·外形要求 | 第48页 |
| ·结构设计 | 第48-50页 |
| ·本章小结 | 第50-51页 |
| 第五章 系统的调试与测试 | 第51-58页 |
| ·系统调试工具 | 第51页 |
| ·专用控制台的使用 | 第51页 |
| ·调试步骤 | 第51-58页 |
| ·调试流程 | 第51-52页 |
| ·主环路、DDS单元、辅助环调试的调试 | 第52-54页 |
| ·捷变频频综的测试 | 第54-58页 |
| 结束语 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 攻读硕士学位期间参加的学术交流和取得的研究成果 | 第62-63页 |
