| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第1章 绪论 | 第7-15页 |
| ·IP 复用技术研究现状 | 第7-8页 |
| ·大规模FPGA 设计 | 第8-10页 |
| ·SPI 总线的优点 | 第10-11页 |
| ·本课题研究意义 | 第11页 |
| ·本文内容安排 | 第11-13页 |
| 参考文献 | 第13-15页 |
| 第2章 串行总线简介 | 第15-23页 |
| ·总线概述 | 第16页 |
| ·几种串行总线的比较 | 第16-21页 |
| ·12C bus 串行接口标准 | 第16-19页 |
| ·BIT bus 串行接口总线 | 第19-20页 |
| ·MICROWIRE 及MICROWIRE/PLUS 串行接口总线 | 第20-21页 |
| ·小结 | 第21-22页 |
| 参考文献 | 第22-23页 |
| 第3章 SPI 总线标准研究 | 第23-41页 |
| ·高速可复用SPI 总线的主要特征 | 第23页 |
| ·SPI 的典型结构 | 第23-26页 |
| ·主模块接口信号 | 第24页 |
| ·WISHBONE 接口信号 | 第24-26页 |
| ·SPI 寄存器介绍 | 第26-30页 |
| ·核心寄存器列表 | 第26页 |
| ·数据接收寄存器[RXX] | 第26-27页 |
| ·数据传输寄存器[TxX] | 第27页 |
| ·控制和状态寄存器[CTRL] | 第27-29页 |
| ·时钟分频寄存器[DIVIDER] | 第29页 |
| ·从机选择寄存器[SS] | 第29-30页 |
| ·SPI 协议分析 | 第30-33页 |
| ·SPI 时序 | 第33-39页 |
| ·高速传输时序举例 | 第36-38页 |
| ·SPI 传输冲突 | 第38-39页 |
| ·小结 | 第39-40页 |
| 参考文献 | 第40-41页 |
| 第4章 SPI 总线结构设计和VERILOG HDL 实现 | 第41-68页 |
| ·SPI 总线接口的结构图 | 第41-42页 |
| ·VERILOG HDL 实现 | 第42-66页 |
| ·变量定义模块 | 第44-48页 |
| ·时钟生成模块 | 第48-56页 |
| ·数据传输模块 | 第56-62页 |
| ·顶层TOP 模块 | 第62-66页 |
| ·小结 | 第66-67页 |
| 参考文献 | 第67-68页 |
| 第5章 仿真验证结果 | 第68-73页 |
| ·仿真验证的必要性 | 第69页 |
| ·仿真验证结果 | 第69-72页 |
| 参考文献 | 第72-73页 |
| 结论 | 第73-75页 |
| 攻读硕士学位期间已发表和递交的论文 | 第75-76页 |
| 致谢 | 第76页 |