| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第一章 绪论 | 第10-14页 |
| ·引言 | 第10页 |
| ·IC行业的发展现状 | 第10-11页 |
| ·SoC的发展趋势——片上网络（Network on Chip） | 第11-12页 |
| ·论文的主要工作和安排 | 第12-14页 |
| 第二章 片上网络——Network on Chip | 第14-26页 |
| ·引言 | 第14-15页 |
| ·NoC基本概念 | 第15-16页 |
| ·NoC体系结构 | 第16-21页 |
| ·物理连线 | 第17页 |
| ·NoC通讯节点 | 第17-19页 |
| ·NoC拓扑结构 | 第19-21页 |
| ·NoC资源节点 | 第21页 |
| ·基于通讯的NoC设计 | 第21-24页 |
| ·NoC设计 | 第21-23页 |
| ·关键技术 | 第23-24页 |
| ·小结 | 第24-26页 |
| 第三章 同步电路中的时序问题 | 第26-38页 |
| ·引言 | 第26页 |
| ·同步电路分类 | 第26-28页 |
| ·同步电路 | 第26-27页 |
| ·中等同步互连 | 第27页 |
| ·近似同步互连 | 第27-28页 |
| ·同步设计 | 第28-35页 |
| ·同步时序原理 | 第28-29页 |
| ·时钟偏差和抖动 | 第29-33页 |
| ·偏差和抖动的来源 | 第33-35页 |
| ·偏差和抖动的解决方法 | 第35-36页 |
| ·小结 | 第36-38页 |
| 第四章 NoC时钟域及设计 | 第38-54页 |
| ·NoC中的时钟域 | 第38-40页 |
| ·域间时钟 | 第38-39页 |
| ·域内时钟 | 第39-40页 |
| ·混合时钟网络设计与分析 | 第40-44页 |
| ·域内时钟分布结构 | 第40-42页 |
| ·域间时钟分布结构 | 第42-44页 |
| ·多时钟域分布网络 | 第44-46页 |
| ·单时钟域网络的弊端 | 第44-45页 |
| ·多时钟域分布网络结构 | 第45-46页 |
| ·亚稳态和同步装置 | 第46-52页 |
| ·亚稳态的定义 | 第46-49页 |
| ·同步装置 | 第49-51页 |
| ·FIFO | 第51-52页 |
| ·小结 | 第52-54页 |
| 第五章 NoC中跨时钟域的亚稳态处理 | 第54-62页 |
| ·时钟网络设计时尽量避免交叉时钟域 | 第54-55页 |
| ·异步FIFO设计 | 第55-59页 |
| ·格雷码编码 | 第55-57页 |
| ·译码读写指针 | 第57-59页 |
| ·仿真结果 | 第59-60页 |
| ·小结 | 第60-62页 |
| 第六章 结束语 | 第62-64页 |
| 致谢 | 第64-66页 |
| 参考文献 | 第66-68页 |
| 科研成果 | 第68页 |