| 致谢 | 第1-3页 |
| 中文摘要 | 第3-5页 |
| 英文摘要 | 第5-10页 |
| 第一章 SOI技术与SOI器件原理 | 第10-30页 |
| 1．1 引言 | 第10页 |
| 1．2 SOI技术概述 | 第10-16页 |
| 1．2．1 SOI技术的主要优势 | 第11-12页 |
| 1．2．2 SOI技术面临的挑战 | 第12-14页 |
| 1．2．3 基板悬浮效应带来的问题 | 第14-15页 |
| 1．2．4 SOI技术的应用情况 | 第15-16页 |
| 1．3 CMOS集成电路的发展趋势 | 第16-18页 |
| 1．4 SOI器件 | 第18-25页 |
| 1．4．1 全耗尽SOI MOS晶体管 | 第20-22页 |
| 1．4．2 部分耗尽SOI MOS晶体管 | 第22-24页 |
| 1．4．3 短沟道效应 | 第24-25页 |
| 1．5 低功耗设计概述 | 第25-27页 |
| 1．5．1 当今集成电路设计技术的重点问题 | 第25-26页 |
| 1．5．2 低功耗设计面临的问题 | 第26-27页 |
| 1．5．3 影响功耗的因素 | 第27页 |
| 1．6 低功耗SOI DRAM | 第27-28页 |
| 1．7 本论文研究内容 | 第28-30页 |
| 第二章 低功耗SOI CMOS DRAM结构设计 | 第30-61页 |
| 2．1 引言 | 第30-33页 |
| 2．1．1 存储器RAM简介 | 第30页 |
| 2．1．2 三种主要的RAM：DRAM、SRAM、VRAM | 第30-31页 |
| 2．1．3 加快普通RAM访问速度的新技术 | 第31-32页 |
| 2．1．4 CACHE RAM及同步RAM新技术 | 第32-33页 |
| 2．1．5 SOI技术与DRAM结合需克服的问题 | 第33页 |
| 2．2 DRAM结构及设计 | 第33-47页 |
| 2．2．1 结构逻辑时序设计 | 第33-36页 |
| 2．2．2 DRAM内存单元设计 | 第36-38页 |
| 2．2．3 DRAM阵列结构的设计 | 第38-39页 |
| 2．2．4 读/写电路设计 | 第39-43页 |
| 2．2．5 地址解码电路 | 第43-45页 |
| 2．2．6 体偏控制电路设计 | 第45-47页 |
| 2．3 存储电路中低功耗的考虑 | 第47-53页 |
| 2．3．1 降低电容 | 第49-50页 |
| 2．3．2 减少工作电压降低直流功耗 | 第50-52页 |
| 2．3．3 降低漏电流和数据保持功耗 | 第52-53页 |
| 2．4 模拟仿真测试结果 | 第53-59页 |
| 2．5 本章小结 | 第59-61页 |
| 第三章 SOI结构的电学特性表征方法 | 第61-85页 |
| 3．1 引言 | 第61-63页 |
| 3．2 传统的MOS模型在SOI材料上的应用 | 第63-72页 |
| 3．2．1 实验原理 | 第63-68页 |
| 3．2．2 实验过程 | 第68页 |
| 3．2．3 实验结果 | 第68-72页 |
| 3．3 MOSOS结构在SIMOX SOI上的应用 | 第72-76页 |
| 3．3．1 实验原理 | 第72-75页 |
| 3．3．2 实验结果 | 第75-76页 |
| 3．4 SIS模型 | 第76-83页 |
| 3．4．1 实验方法 | 第77-79页 |
| 3．4．2 实验结果和参数提取 | 第79-83页 |
| 3．5 本章小结 | 第83-85页 |
| 第四章 总结 | 第85-86页 |
| 参考文献 | 第86-89页 |
| 论文目录 | 第89-91页 |
| 简历 | 第91页 |