惯性导航算法的硬件加速研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·课题来源及研究的目的和意义 | 第10-11页 |
| ·FFT的发展现状 | 第11-13页 |
| ·用FPGA实现的优势及发展过程 | 第13-15页 |
| ·主要工作内容 | 第15-17页 |
| 第2章 现场可编程逻辑门阵列技术 | 第17-26页 |
| ·电子设计自动化 | 第17-19页 |
| ·电子设计自动化简介 | 第17-18页 |
| ·自顶向下设计方法 | 第18-19页 |
| ·FFT处理器自顶向下设计流程 | 第19页 |
| ·硬件描述语言 | 第19-25页 |
| ·Verilog的主要功能 | 第21页 |
| ·Verilog设计法与电路原理图输入法的比较 | 第21-22页 |
| ·硬件描述语言的可移植性 | 第22-23页 |
| ·Verilog的设计流程 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 FFT算法研究 | 第26-41页 |
| ·离散傅立叶变换 | 第26页 |
| ·快速傅立叶变换基本原理 | 第26-36页 |
| ·基-2时间抽取FFT算法 | 第28-29页 |
| ·基-2频率抽取FFT算法 | 第29-32页 |
| ·基-4 FFT算法 | 第32-34页 |
| ·算法比较 | 第34-36页 |
| ·FFT处理器的系统结构 | 第36-39页 |
| ·FFT处理器的结构说明 | 第36-37页 |
| ·提高FFT处理速度的措施 | 第37-38页 |
| ·FFT的数据动态范围 | 第38-39页 |
| ·FFT处理器实现 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 FFT处理器的FPGA设计及实现 | 第41-64页 |
| ·FFT处理器总体设计 | 第41-42页 |
| ·FFT处理器设计特点 | 第42-43页 |
| ·FFT处理器的工作流程 | 第43-44页 |
| ·处理器各个模块的设计 | 第44-62页 |
| ·蝶形运算模块的设计 | 第44-48页 |
| ·蝶形运算地址产生模块的设计 | 第48-53页 |
| ·地址延时输出模块的设计 | 第53页 |
| ·原始数据输入模块的设计 | 第53-55页 |
| ·最终数据输出模块的设计 | 第55-56页 |
| ·RAM存储模块的设计 | 第56页 |
| ·ROM存储模块的设计 | 第56-58页 |
| ·输入输出数据锁存模块的设计 | 第58页 |
| ·整体控制模块的设计 | 第58-62页 |
| ·分频倍频模块的设计 | 第62页 |
| ·本章小结 | 第62-64页 |
| 第5章 IFFT模块的实现以及整体系统应用调试 | 第64-89页 |
| ·IFFT和实序列FFT的实现 | 第64-66页 |
| ·处理器系统性能分析 | 第66-68页 |
| ·资源利用情况 | 第67-68页 |
| ·速度运行情况 | 第68页 |
| ·FPGA仿真验证及结果分析 | 第68-80页 |
| ·正弦信号的仿真测试 | 第69-76页 |
| ·三角信号的仿真测试 | 第76-80页 |
| ·导航信息的测试结论分析 | 第80-88页 |
| ·单个陀螺标定实验方案 | 第80-81页 |
| ·实验数据的分析 | 第81-88页 |
| ·本章小结 | 第88-89页 |
| 结论 | 第89-90页 |
| 参考文献 | 第90-94页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第94-95页 |
| 致谢 | 第95页 |
