| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 主要符号对照表 | 第14-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-19页 |
| 1.2.1 人工神经网络种类与现状 | 第16-18页 |
| 1.2.2 人工神经网络处理器研究现状 | 第18-19页 |
| 1.3 研究内容 | 第19-20页 |
| 1.4 本文内容安排 | 第20-21页 |
| 第二章 脉冲卷积神经网络转换算法 | 第21-35页 |
| 2.1 背景知识 | 第21-29页 |
| 2.1.1 CNN、SNN和SCNN简介 | 第21-26页 |
| 2.1.2 常用的转换算法 | 第26-29页 |
| 2.2 改进的归一化转换算法 | 第29-31页 |
| 2.3 基于蒙特卡洛归一化算法实验结果 | 第31-33页 |
| 2.4 本章小结 | 第33-35页 |
| 第三章 Spiking LeNet-5专用VLSI架构设计 | 第35-43页 |
| 3.1 LeNet-5简介 | 第35-36页 |
| 3.2 专用脉冲神经元电路 | 第36-37页 |
| 3.3 Spiking LeNet-5专用网络架构 | 第37-40页 |
| 3.3.1 数据缓存模块 | 第37-38页 |
| 3.3.2 卷积层和池化层的设计 | 第38-39页 |
| 3.3.3 Spiking LeNet-5整体网络架构 | 第39-40页 |
| 3.4 LeNet-5专用电路性能分析 | 第40-41页 |
| 3.5 本章小结 | 第41-43页 |
| 第四章 基于CMOS/ReRAM混合电路的神经元设计 | 第43-55页 |
| 4.1 CMOS/ReRAM混合神经元电路设计 | 第43-50页 |
| 4.1.1 忆阻器简介 | 第43-46页 |
| 4.1.2 基本处理单元电路结构 | 第46-50页 |
| 4.2 脉冲神经元设计 | 第50-51页 |
| 4.2.1 可配置脉冲神经元及其工作方式 | 第50-51页 |
| 4.3 仿真实验结果 | 第51-54页 |
| 4.4 本章小结 | 第54-55页 |
| 第五章 基于CMOS/RRAM混合电路的可重配置计算阵列架构设计 | 第55-75页 |
| 5.1 脉冲编码及神经元工作方式 | 第55-57页 |
| 5.2 可配置处理阵列硬件架构 | 第57-63页 |
| 5.2.1 输入缓存模块硬件结构 | 第58-59页 |
| 5.2.2 处理阵列模块 | 第59-62页 |
| 5.2.3 输出缓冲模块 | 第62-63页 |
| 5.3 调度器模块设计 | 第63-71页 |
| 5.3.1 配置信号生成器 | 第64-65页 |
| 5.3.2 控制信号生成器 | 第65-67页 |
| 5.3.3 控制信号分发网络 | 第67-71页 |
| 5.4 实验结果 | 第71-73页 |
| 5.5 本章小结 | 第73-75页 |
| 第六章 总结和展望 | 第75-77页 |
| 6.1 本文总结 | 第75页 |
| 6.2 未来展望 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 附录A 控制器模块verilog代码 | 第81-83页 |
| A.1 ReRAM控制模块 | 第81页 |
| A.2 控制信号生成器模块 | 第81-83页 |
| 致谢 | 第83-85页 |
| 在读期间发表的学术论文与取得的研究成果 | 第85页 |
