通信SoC芯片PCIe 2.0接口设计与验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 课题背景 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-17页 |
| 1.3 论文研究内容和章节安排 | 第17-19页 |
| 第二章 PCIe2.0协议与DMA | 第19-37页 |
| 2.1 概述 | 第19-20页 |
| 2.2 PCIe以及DMA特性 | 第20-21页 |
| 2.2.1 PCIe核的特性 | 第20页 |
| 2.2.2 DMA核的特性 | 第20-21页 |
| 2.3 PCIe功能介绍 | 第21-31页 |
| 2.3.1 PCIe事务简介 | 第21-22页 |
| 2.3.2 PCIe设备层 | 第22-29页 |
| 2.3.3 中断 | 第29页 |
| 2.3.4 根端口功能描述 | 第29-31页 |
| 2.4 PCIe专用DMA | 第31-37页 |
| 2.4.1 DMA介绍 | 第31-33页 |
| 2.4.2 taret模块 | 第33-34页 |
| 2.4.3 DMA引擎 | 第34-37页 |
| 第三章 PCIe2.0接口设计 | 第37-61页 |
| 3.1 AHB接口 | 第37-52页 |
| 3.1.1 AHB简介 | 第37-38页 |
| 3.1.2 AHB操作 | 第38页 |
| 3.1.3 信号描述 | 第38-40页 |
| 3.1.4 基本传输 | 第40-41页 |
| 3.1.5 burst传输 | 第41-43页 |
| 3.1.6 S2C AHB接口设计 | 第43-48页 |
| 3.1.7 C2S AHB接口设计 | 第48-52页 |
| 3.2 APB从接口 | 第52-57页 |
| 3.2.1 APB接口简介 | 第52-53页 |
| 3.2.2 PCIe描述符 | 第53-57页 |
| 3.3 target接口 | 第57-61页 |
| 3.3.1 target读接口 | 第57-58页 |
| 3.3.2 taryet写接口 | 第58-59页 |
| 3.3.3 target传输类型 | 第59-61页 |
| 第四章 功能验证 | 第61-85页 |
| 4.1 验证平台搭建 | 第61-64页 |
| 4.1.1 验证平台介绍 | 第61页 |
| 4.1.2 验证平台搭建 | 第61-64页 |
| 4.2 验证结果分析 | 第64-83页 |
| 4.2.1 APB读写验证 | 第64-66页 |
| 4.2.2 中断功能验证 | 第66-67页 |
| 4.2.3 DMA操作 | 第67-69页 |
| 4.2.4 C2S AHB接口验证 | 第69-74页 |
| 4.2.5 S2C AHM接口验证 | 第74-78页 |
| 4.2.6 target接口操作 | 第78-83页 |
| 4.2.7 AHB接口性能计算 | 第83页 |
| 4.3 本章小节 | 第83-85页 |
| 第五章 总结与展望 | 第85-87页 |
| 5.1 总结 | 第85-86页 |
| 5.2 展望 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 致谢 | 第89-91页 |
| 作者简介 | 第91-92页 |
