基于多核DSP的多制式通信信号处理模块的设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题研究的背景及意义 | 第9-10页 |
| 1.2 国内外发展现状 | 第10-13页 |
| 1.2.1 多核DSP发展现状 | 第10-11页 |
| 1.2.2 并行处理技术发展现状 | 第11-12页 |
| 1.2.3 可重构技术发展现状 | 第12-13页 |
| 1.3 本课题主要研究内容及章节安排 | 第13-15页 |
| 第二章 多制式通信模块总体方案设计 | 第15-29页 |
| 2.1 硬件设计需求分析 | 第15-20页 |
| 2.1.1 硬件功能需求 | 第15页 |
| 2.1.2 DSP处理器分析 | 第15-19页 |
| 2.1.3 FPGA处理器分析 | 第19-20页 |
| 2.2 软件设计需求分析 | 第20-22页 |
| 2.2.1 软件功能需求 | 第20页 |
| 2.2.2 多核并行处理模型分析 | 第20-22页 |
| 2.3 总体设计方案 | 第22-27页 |
| 2.3.1 硬件架构设计 | 第22-24页 |
| 2.3.2 软件架构设计 | 第24-27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 多制式通信的并行设计 | 第29-45页 |
| 3.1 基于SYS/BIOS的以太网通信 | 第29-34页 |
| 3.1.1 NDK简述 | 第29-31页 |
| 3.1.2 基于以太网的数据传输 | 第31-34页 |
| 3.2 多核DSP的核间通信设计 | 第34-40页 |
| 3.2.1 核间通信方式 | 第34-36页 |
| 3.2.2 核间通信的设计与实现 | 第36-40页 |
| 3.3 多制式通信的并行处理设计 | 第40-43页 |
| 3.3.1 并行架构设计 | 第40页 |
| 3.3.2 多核任务分配 | 第40-42页 |
| 3.3.3 多核任务执行 | 第42-43页 |
| 3.4 本章小结 | 第43-45页 |
| 第四章 多制式通信的可重构设计 | 第45-61页 |
| 4.1 可重构技术实现分析 | 第45-47页 |
| 4.1.1 可重构技术的定义 | 第45-46页 |
| 4.1.2 多核DSP的BootLoader | 第46-47页 |
| 4.1.3 可重构实现机制 | 第47页 |
| 4.2 多制式通信可重构方案设计 | 第47-54页 |
| 4.2.1 多核DSP复位实现 | 第47-48页 |
| 4.2.2 基于小波变换的调制识别 | 第48-50页 |
| 4.2.3 可重构软件方案设计 | 第50-54页 |
| 4.3 动态重构的设计实现 | 第54-59页 |
| 4.3.1 本地模式的动态重构 | 第54-57页 |
| 4.3.2 远程模式的动态重构 | 第57-59页 |
| 4.4 本章小结 | 第59-61页 |
| 第五章 多制式通信模块测试与分析 | 第61-75页 |
| 5.1 测试环境搭建 | 第61-63页 |
| 5.1.1 硬件测试环境 | 第61-63页 |
| 5.1.2 软件测试环境 | 第63页 |
| 5.2 存储器读写测试 | 第63-66页 |
| 5.2.1 SPI的NorFlash读写测试 | 第63-64页 |
| 5.2.2 EMIF的NorFlash读写测试 | 第64-65页 |
| 5.2.3 DDR3读写测试 | 第65-66页 |
| 5.3 多制式通信并行处理测试 | 第66-70页 |
| 5.4 多制式通信的可重构测试 | 第70-73页 |
| 5.4.1 本地动态重构测试 | 第70-72页 |
| 5.4.2 远程动态重构测试 | 第72-73页 |
| 5.5 本章小结 | 第73-75页 |
| 第六章 总结与展望 | 第75-77页 |
| 6.1 总结 | 第75-76页 |
| 6.2 展望 | 第76-77页 |
| 参考文献 | 第77-81页 |
| 发表论文和参加科研情况说明 | 第81-83页 |
| 致谢 | 第83页 |
