5G射频拉远单元的数据链路实现技术研究
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第12-16页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 国内外现状 | 第13-15页 |
| 1.3 论文主要内容 | 第15-16页 |
| 2 CPRI协议研究 | 第16-34页 |
| 2.1 CPRI协议概述 | 第16页 |
| 2.2 CPRI协议架构 | 第16-20页 |
| 2.3 CPRI物理层 | 第20-21页 |
| 2.4 CPRI帧结构 | 第21-25页 |
| 2.5 IQ数据采样 | 第25-28页 |
| 2.6 子信道定义 | 第28-29页 |
| 2.7 同步和延时校准 | 第29-31页 |
| 2.8 CPRI启动时序 | 第31-33页 |
| 2.9 本章小结 | 第33-34页 |
| 3 数据链路硬件平台 | 第34-46页 |
| 3.1 硬件平台概述 | 第34页 |
| 3.2 ARM主控单元 | 第34-36页 |
| 3.3 FPGA逻辑核心 | 第36-39页 |
| 3.4 AD9369信号链单元 | 第39-41页 |
| 3.5 AD9528时钟单元 | 第41-45页 |
| 3.6 本章小结 | 第45-46页 |
| 4 数据链路详细设计 | 第46-69页 |
| 4.1 CPRI接口模块 | 第47-49页 |
| 4.2 cpri_map模块 | 第49-55页 |
| 4.3 控制模块 | 第55-65页 |
| 4.3.1 SPI_Slave模块 | 第55-57页 |
| 4.3.2 Ctrl_Fsm模块 | 第57-61页 |
| 4.3.3 Aux_Command_reg模块 | 第61-63页 |
| 4.3.4 Rf_switch_ctrl模块 | 第63-65页 |
| 4.4 JESD204B模块 | 第65-68页 |
| 4.5 本章小结 | 第68-69页 |
| 5 系统验证及测试 | 第69-89页 |
| 5.1 CPRI通道集成测试 | 第69-74页 |
| 5.1.1 测试平台搭建 | 第69页 |
| 5.1.2 CPRI同步测试 | 第69-70页 |
| 5.1.3 CPRI误码率测试 | 第70-72页 |
| 5.1.4 CPRI物理层控制字测试 | 第72页 |
| 5.1.5 光纤延时测试 | 第72-73页 |
| 5.1.6 数字板处理延时测试 | 第73-74页 |
| 5.2 下行业务通道测试 | 第74-78页 |
| 5.2.1 数据一致性测试 | 第74-76页 |
| 5.2.2 下行业务通道连续单音测试 | 第76-77页 |
| 5.2.3 下行射频收发切换测试 | 第77-78页 |
| 5.3 校准通道功能测试 | 第78-88页 |
| 5.4 本章小结 | 第88-89页 |
| 6 结论与展望 | 第89-91页 |
| 6.1 结论 | 第89页 |
| 6.2 展望 | 第89-91页 |
| 参考文献 | 第91-93页 |
| 作者简历 | 第93页 |
