基于FPGA的脉搏波信号发生器的设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9-11页 |
| 1.1.1 脉搏波的临床应用价值 | 第9-10页 |
| 1.1.2 脉搏波发生器的现实意义 | 第10-11页 |
| 1.2 脉搏波发生器的技术发展现状 | 第11页 |
| 1.3 脉搏波发生器的技术讨论及展望 | 第11页 |
| 1.4 本文研究内容 | 第11-13页 |
| 第2章 脉搏波与FPGA基本理论概述 | 第13-25页 |
| 2.1 脉搏波的基本概念 | 第13-17页 |
| 2.1.1 脉搏波概念及特点 | 第13-15页 |
| 2.1.2 脉搏波信号检测及分析 | 第15-17页 |
| 2.2 FPGA/SOPC系统简介 | 第17-24页 |
| 2.2.1 FPGA系统组成 | 第18-21页 |
| 2.2.2 SOPC系统与Nios Ⅱ软核处理器 | 第21-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第3章 脉搏波拟合算法研究 | 第25-46页 |
| 3.1 弹性腔模型理论 | 第25-40页 |
| 3.1.1 心血管建模方法及意义 | 第25-26页 |
| 3.1.2 弹性腔集总参数模型 | 第26-40页 |
| 3.2 Gaussian-Cosine拟合算法 | 第40-45页 |
| 3.2.1 高斯函数的数学基础 | 第40-41页 |
| 3.2.2 脉搏波特征点提取 | 第41-42页 |
| 3.2.3 拟合算法的研究 | 第42-45页 |
| 3.2.4 输出波形的误差评估 | 第45页 |
| 3.3 本章小结 | 第45-46页 |
| 第4章 脉搏波发生器的硬件实现 | 第46-60页 |
| 4.1 FPGA设计 | 第46-50页 |
| 4.2 外围电路设计 | 第50-58页 |
| 4.2.1 降压模块设计 | 第50-51页 |
| 4.2.2 ADS模块设计 | 第51-53页 |
| 4.2.3 液晶屏设计 | 第53-56页 |
| 4.2.4 DAC模块设计 | 第56-58页 |
| 4.3 本章小结 | 第58-60页 |
| 第5章 脉搏波发生器的软件实现 | 第60-70页 |
| 5.1 Nios Ⅱ软件开发环境 | 第61-62页 |
| 5.1.1 Nios Ⅱ集成开发环境 | 第61页 |
| 5.1.2 HAL系统库 | 第61-62页 |
| 5.2 噪声添加与信噪比设定 | 第62-67页 |
| 5.2.1 噪声添加 | 第62-65页 |
| 5.2.2 信噪比设定 | 第65-67页 |
| 5.3 触摸屏坐标校准与去抖动 | 第67-68页 |
| 5.4 基线漂移与连续可变周期输出 | 第68-69页 |
| 5.5 本章小结 | 第69-70页 |
| 第6章 总结与展望 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-77页 |
| 攻读学位期间学术成果 | 第77页 |
