| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 研究内容与设计指标 | 第11-12页 |
| 1.3.1 研究内容 | 第11-12页 |
| 1.3.2 设计指标 | 第12页 |
| 1.4 论文组织 | 第12-15页 |
| 第二章 JPEG2000图像压缩系统的分析 | 第15-23页 |
| 2.1 JPEG2000无损图像压缩系统的编码过程 | 第15页 |
| 2.2 压缩系统中各模块分析 | 第15-21页 |
| 2.2.1 预处理 | 第15-16页 |
| 2.2.2 分量变换 | 第16页 |
| 2.2.3 离散小波变换 | 第16-18页 |
| 2.2.4 内嵌编码与优化截断 | 第18-21页 |
| 2.3 本章小结 | 第21-23页 |
| 第三章 JPEG2000图像压缩系统的硬件结构设计 | 第23-53页 |
| 3.1 图像压缩系统结构 | 第23-24页 |
| 3.2 预处理模块设计 | 第24页 |
| 3.3 离散小波变换5/3提升算法的硬件结构设计 | 第24-38页 |
| 3.3.1 小波系数的子带分布 | 第25-26页 |
| 3.3.2 一维离散小波变换5/3提升算法综述 | 第26-27页 |
| 3.3.3 二维离散小波变换5/3提升算法的硬件结构分析 | 第27-29页 |
| 3.3.4 改进后的二维离散小波变换5/3提升算法的结构 | 第29-38页 |
| 3.4 位平面编码模块硬件结构设计 | 第38-46页 |
| 3.4.1 位平面编码规则 | 第38-43页 |
| 3.4.2 位平面编码硬件架构 | 第43-46页 |
| 3.5 MQ算术编码模块的硬件结构设计 | 第46-51页 |
| 3.6 本章小结 | 第51-53页 |
| 第四章 基于FPGA的JPEG2000图像压缩系统的硬件实现 | 第53-65页 |
| 4.1 预处理模块的实现 | 第53页 |
| 4.2 离散小波变换5/3提升算法的实现 | 第53-59页 |
| 4.2.1 离散小波变换5/3提升算法的顶层模块的接口定义 | 第53-54页 |
| 4.2.2 行变换的接口定义及其实现 | 第54-55页 |
| 4.2.3 列变换的接口定义及其实现 | 第55-57页 |
| 4.2.4 解交织模块的接口定义及其实现 | 第57-59页 |
| 4.3 位平面编码器的实现 | 第59-62页 |
| 4.4 MQ算术编码器的实现 | 第62-64页 |
| 4.5 本章小结 | 第64-65页 |
| 第五章 基于FPGA的JPEG2000图像压缩系统的测试 | 第65-77页 |
| 5.1 预处理模块的仿真与综合 | 第65页 |
| 5.2 5/3提升离散小波变换的功能仿真 | 第65-68页 |
| 5.2.1 行变换模块的功能仿真 | 第66页 |
| 5.2.2 列变换模块的功能仿真 | 第66-67页 |
| 5.2.3 解交织模块的功能仿真 | 第67-68页 |
| 5.3 位平面编码模块的功能仿真 | 第68-69页 |
| 5.4 MQ算术编码器模块的功能仿真 | 第69页 |
| 5.5 系统综合报告 | 第69-70页 |
| 5.6 系统测试及结果分析 | 第70-75页 |
| 5.6.1 FPGA平台设计方案 | 第70-72页 |
| 5.6.2 离散小波变换的测试及结果分析 | 第72-73页 |
| 5.6.3 图像压缩测试及结果分析 | 第73-74页 |
| 5.6.4 设计指标总结 | 第74-75页 |
| 5.7 本章小结 | 第75-77页 |
| 第六章 总结与展望 | 第77-79页 |
| 6.1 总结 | 第77页 |
| 6.2 展望 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 致谢 | 第83-85页 |
| 攻读硕士学位期间的成果 | 第85页 |
