基于FPGA的数字化牵引变电所合并单元研究与设计
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 第1章 绪论 | 第10-17页 |
| 1.1 研究背景 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.2.1 电子式互感器研究现状 | 第13-14页 |
| 1.2.2 合并单元研究现状 | 第14-15页 |
| 1.3 课题研究意义 | 第15-16页 |
| 1.4 研究内容与安排 | 第16-17页 |
| 第2章 数字化牵引变电所技术方案 | 第17-29页 |
| 2.1 牵引变电所数字化方案 | 第17-22页 |
| 2.1.1 牵引变电所电气主接线 | 第17-19页 |
| 2.1.2 互感器的选择 | 第19-20页 |
| 2.1.3 合并单元配置 | 第20-22页 |
| 2.2 合并单元接口设计 | 第22-25页 |
| 2.2.1 过程层网络结构分析 | 第22-23页 |
| 2.2.2 合并单元接口分析 | 第23-25页 |
| 2.3 合并单元总体设计 | 第25-28页 |
| 2.3.1 牵引变电所合并单元硬件实现方案 | 第25-27页 |
| 2.3.2 牵引变电所合并单元软件功能设计 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第3章 合并单元数据采集模块软件设计 | 第29-40页 |
| 3.1 数据采集模块总体设计 | 第29页 |
| 3.2 解码校验模块设计 | 第29-32页 |
| 3.2.1 Manchester码解码 | 第30-31页 |
| 3.2.2 FT3解析校验 | 第31-32页 |
| 3.3 A/D控制模块设计 | 第32-33页 |
| 3.4 同步模块设计 | 第33-38页 |
| 3.4.1 脉冲同步法 | 第33-34页 |
| 3.4.2 线性插值同步法 | 第34-38页 |
| 3.5 排序模块设计 | 第38-39页 |
| 3.6 本章小结 | 第39-40页 |
| 第4章 合并单元数据处理和发送模块软件设计 | 第40-55页 |
| 4.1 数据处理模块设计 | 第40-47页 |
| 4.1.1 合并单元处理模块总体设计 | 第40页 |
| 4.1.2 FIR滤波器模块设计 | 第40-43页 |
| 4.1.3 相位补偿模块设计 | 第43-46页 |
| 4.1.4 有效值及相位计算模块设计 | 第46-47页 |
| 4.2 数据发送模块设计 | 第47-54页 |
| 4.2.1 IEC 61850-9-2通信 | 第47-50页 |
| 4.2.2 数据发送模块总体设计 | 第50页 |
| 4.2.3 采样值还原模块 | 第50-51页 |
| 4.2.4 以太网发送模块设计 | 第51-54页 |
| 4.3 本章小结 | 第54-55页 |
| 第5章 合并单元仿真与部分调试 | 第55-69页 |
| 5.1 FPGA仿真验证平台简介 | 第55页 |
| 5.2 数据采集模块 | 第55-61页 |
| 5.2.1 解码校验模块 | 第56-57页 |
| 5.2.2 同步模块 | 第57-60页 |
| 5.2.3 A/D控制模块 | 第60-61页 |
| 5.2.4 排序模块设计 | 第61页 |
| 5.3 数据处理模块 | 第61-64页 |
| 5.3.1 FIR滤波器模块 | 第62页 |
| 5.3.2 相位补偿模块 | 第62-64页 |
| 5.3.3 有效值计算模块 | 第64页 |
| 5.4 数据发送模块 | 第64-67页 |
| 5.5 资源统计 | 第67-68页 |
| 5.6 本章小结 | 第68-69页 |
| 结论与展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 攻读学位期间发表的论文 | 第74页 |
