基于MPSoCs的图像并行压缩及其实现研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景与意义 | 第7-9页 |
| ·MPSoC 的研究背景与意义 | 第7-8页 |
| ·图像压缩的研究背景与意义 | 第8-9页 |
| ·国内外发展现状和趋势 | 第9-10页 |
| ·MPSoC 的国内外发展现状和趋势 | 第9页 |
| ·图像压缩的发展现状和趋势 | 第9-10页 |
| ·本论文的主要研究内容 | 第10-13页 |
| ·课题来源 | 第10-11页 |
| ·本论文内容安排 | 第11-13页 |
| 第二章 JPEG 图像压缩算法 | 第13-21页 |
| ·概述 | 第13页 |
| ·JPEG 压缩算法 | 第13-21页 |
| ·颜色转换及采样 | 第14页 |
| ·DCT 及IDCT 变换 | 第14-16页 |
| ·量化及反量化 | 第16-17页 |
| ·熵编码 | 第17-21页 |
| 第三章 JPEG 压缩在OpenMP 上的仿真 | 第21-31页 |
| ·OpenMP 并行编程环境介绍 | 第21-23页 |
| ·JPEG 压缩在单核上的仿真 | 第23-24页 |
| ·软件开发环境 | 第23页 |
| ·软件整体设计 | 第23-24页 |
| ·JPEG 压缩在OpenMP 上的仿真 | 第24-27页 |
| ·软件开发环境 | 第24页 |
| ·软件整体设计 | 第24-27页 |
| ·性能分析 | 第27-31页 |
| 第四章 JPEG 压缩在多核架构上的实现 | 第31-57页 |
| ·MPSoCs 多内核仿真仪架构 | 第31-34页 |
| ·MPSoCs 多内核仿真仪架构设计 | 第31-33页 |
| ·处理模块 | 第33-34页 |
| ·仲裁控制模块 | 第34页 |
| ·共享存储模块 | 第34页 |
| ·在多内核仿真仪上的单核JPEG 压缩 | 第34-45页 |
| ·硬件开发平台 | 第36-42页 |
| ·JPEG 压缩算法在单核上的实现 | 第42-45页 |
| ·同构JPEG 压缩在MPSoCs-4 上的实现 | 第45-50页 |
| ·同构4 核的架构 | 第45-46页 |
| ·同构4 核的并行JPEG 压缩算法实现 | 第46-50页 |
| ·异构4 核的并行JPEG 压缩算法 | 第50-57页 |
| ·异构4 核的架构 | 第50-51页 |
| ·异构4 核的并行JPEG 压缩算法实现 | 第51-57页 |
| 第五章 总结与展望 | 第57-61页 |
| ·总结 | 第57-58页 |
| ·展望 | 第58-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 作者在读期间的研究成果 | 第67-69页 |
| 附录 | 第69-74页 |
