| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 课题意义及来源 | 第12-13页 |
| 1.2 DSP 的发展及特点 | 第13-14页 |
| 1.3 DSP 乘加器的研究与发展 | 第14-15页 |
| 1.4 论文安排 | 第15-18页 |
| 第二章 DSP 乘加器的原理与关键技术 | 第18-28页 |
| 2.1 DSP 乘加器的基本架构 | 第18-20页 |
| 2.2 分数模式 | 第20页 |
| 2.3 BOOTH编码 | 第20-25页 |
| 2.3.1 基2800th 编码 | 第20-22页 |
| 2.3.2 修正（基4）Booth 编码 | 第22-25页 |
| 2.4 华莱士树压缩 | 第25-27页 |
| 2.4.1 阵列乘法器 | 第25页 |
| 2.4.2 Wallace 树 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 BOOTH 编码与华莱士树压缩的设计 | 第28-40页 |
| 3.1 修正BOOTH编解码的不同实现 | 第28-30页 |
| 3.2 压缩阵列有限符号位扩展 | 第30-36页 |
| 3.2.1 一般无限符号扩展 | 第30-31页 |
| 3.2.2 有限符号扩展的推导 | 第31-36页 |
| 3.3 压缩树中加数C 的合并 | 第36-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第四章 混合加法器设计和异常处理 | 第40-46页 |
| 4.1 乘加器的最终混合加法器 | 第41-42页 |
| 4.1.1 进位选择加法器 | 第41-42页 |
| 4.1.2 混合加法器结构 | 第42页 |
| 4.2 乘加器的异常处理 | 第42-45页 |
| 4.2.1 零检测器 | 第43页 |
| 4.2.2 溢出/ 饱和逻辑 | 第43-44页 |
| 4.2.3 舍入器 | 第44-45页 |
| 4.3 性能比较 | 第45页 |
| 4.4 本章小结 | 第45-46页 |
| 第五章 乘加器低功耗优化与后端设计 | 第46-72页 |
| 5.1 动态BOOTH编码选定 | 第47-50页 |
| 5.2 动态操作数变换（DOT） | 第50-53页 |
| 5.3 毛刺功耗抑制技术（SPST） | 第53-57页 |
| 5.3.1 改进Booth 编码电路内实现SPST | 第54-55页 |
| 5.3.2 时序可行性分析以及乘加器压缩树中SPST 的应用 | 第55-57页 |
| 5.4 邻近相关法（NDA） | 第57-60页 |
| 5.5 门控信号（GATED SIGNAL）的应用 | 第60-62页 |
| 5.6 物理设计与测试平台搭建 | 第62-67页 |
| 5.6.1 物理设计 | 第62-64页 |
| 5.6.2 仿真测试平台搭建 | 第64-67页 |
| 5.7 功能验证与性能分析 | 第67-71页 |
| 5.7.1 功能验证 | 第67-68页 |
| 5.7.2 后端性能分析 | 第68-70页 |
| 5.7.3 低功耗优化带来的影响 | 第70-71页 |
| 5.8 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 主要工作与创新点 | 第72-73页 |
| 6.2 后续研究工作 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77-78页 |
| 攻读硕士学位期间已发表或录用的论文 | 第78-81页 |
| 上海交通大学学位论文答辩决议书 | 第81页 |
