基子片上异构平台的高性能视频解码器的设计与实现
| 摘要 | 第8-10页 |
| ABSTRACT | 第10-11页 |
| 第1章 绪论 | 第12-18页 |
| 1.1 研究的目的与意义 | 第12-14页 |
| 1.2 国内外研究现状 | 第14-16页 |
| 1.2.1 GPU技术发展现状 | 第14-15页 |
| 1.2.2 基于GPU的视频编码技术研究 | 第15-16页 |
| 1.3 本文主要工作 | 第16-17页 |
| 1.4 论文组织结构 | 第17-18页 |
| 第2章 需求分析 | 第18-24页 |
| 2.1 系统概述 | 第18-19页 |
| 2.2 系统目标和解决的问题 | 第19-20页 |
| 2.3 系统需求分析 | 第20-24页 |
| 第3章 系统架构设计 | 第24-37页 |
| 3.1 硬件架构设计 | 第24-28页 |
| 3.2 软件架构设计 | 第28-37页 |
| 3.2.1 HEVC编码结构概述 | 第28-34页 |
| 3.2.2 CUDA编程 | 第34-37页 |
| 第4章 系统详细设计 | 第37-53页 |
| 4.1 解码器模块划分 | 第37页 |
| 4.2 并行化模块设计 | 第37-49页 |
| 4.2.1 反变换反量化并行化设计 | 第38-41页 |
| 4.2.2 帧内预测并行化设计 | 第41-46页 |
| 4.2.3 去方块滤波并行化设计 | 第46-49页 |
| 4.3 内存优化 | 第49-53页 |
| 4.3.1 Cache分析 | 第50-51页 |
| 4.3.2 HEVC中存储优化 | 第51-53页 |
| 第5章 系统实现与测试 | 第53-58页 |
| 5.1 系统总体实现 | 第53-55页 |
| 5.2 系统测试 | 第55-58页 |
| 第6章 结论与展望 | 第58-60页 |
| 6.1 结论 | 第58-59页 |
| 6.2 展望 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64-66页 |
| 附件 | 第66页 |
