TPC译码算法研究及FPGA实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第1章 绪论 | 第7-14页 |
| 1.1 课题来源及研究的背景和意义 | 第7-8页 |
| 1.2 国内外研究现状及分析 | 第8-12页 |
| 1.2.1 信道编码的发展与现状 | 第8-9页 |
| 1.2.2 TPC译码算法研究现状 | 第9-12页 |
| 1.3 本文的主要研究内容及结构安排 | 第12-14页 |
| 第2章 TPC编译码原理 | 第14-32页 |
| 2.1 TPC编码原理 | 第14-18页 |
| 2.1.1 TPC的定义 | 第14页 |
| 2.1.2 分量码的设计 | 第14-18页 |
| 2.2 TPC编码 | 第18-20页 |
| 2.3 译码算法 | 第20-29页 |
| 2.3.1 代数译码法 | 第20-21页 |
| 2.3.2 软判决译码 | 第21-22页 |
| 2.3.3 Chase算法 | 第22-27页 |
| 2.3.4 迭代译码 | 第27-29页 |
| 2.4 交织器设计 | 第29-31页 |
| 2.4.1 分组交织器 | 第29-30页 |
| 2.4.2 循环移位交织器 | 第30页 |
| 2.4.3 分组螺旋交织 | 第30-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第3章 TPC译码算法研究 | 第32-45页 |
| 3.1 传统代数译码法 | 第32-36页 |
| 3.1.1 影响传统代数译码算法的因素 | 第32-33页 |
| 3.1.2 错误图样修正算法研究 | 第33-36页 |
| 3.2 Chase2译码算法研究 | 第36-43页 |
| 3.2.1 影响Chase2译码算法的因素 | 第37-39页 |
| 3.2.2 Chase2译码算法的调整 | 第39-43页 |
| 3.3 本章小结 | 第43-45页 |
| 第4章 TPC编译码FPGA实现 | 第45-60页 |
| 4.1 TPC编码器FPGA实现 | 第45-48页 |
| 4.1.1 TPC编码器结构设计 | 第45-46页 |
| 4.1.2 TPC编码器时序结果分析 | 第46-48页 |
| 4.2 TPC硬判决译码器FPGA设计 | 第48-53页 |
| 4.2.1 TPC硬判决译码器结构设计 | 第49-50页 |
| 4.2.2 TPC硬判决译码器的时序结果分析 | 第50-53页 |
| 4.3 TPC软判决译码器FPGA设计 | 第53-59页 |
| 4.3.1 TPC软判决译码器结构设计 | 第53页 |
| 4.3.2 TPC软判决译码器的时序结果分析 | 第53-59页 |
| 4.4 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65页 |
