| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-21页 |
| 1.1 课题背景及研究意义 | 第8-11页 |
| 1.2 国内外研究现状 | 第11-19页 |
| 1.2.1 System C与TLM-2.0事务级建模 | 第11-14页 |
| 1.2.2 模拟器技术研究现状 | 第14-16页 |
| 1.2.3 仿真核心集成技术研究现状 | 第16-19页 |
| 1.3 课题主要研究内容 | 第19-20页 |
| 1.4 论文结构 | 第20-21页 |
| 第2章 HVP平台总体架构的设计 | 第21-29页 |
| 2.1 HVP平台总体架构 | 第21-24页 |
| 2.1.1 HVP平台总体架构的确立 | 第21-22页 |
| 2.1.2 实现仿真核心集成的关键模块 | 第22-24页 |
| 2.2 SoCRocket虚拟平台分析 | 第24-25页 |
| 2.3 QEMU模拟器分析 | 第25-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第3章 HVP平台的时间同步机制和事务传输机制 | 第29-41页 |
| 3.1 HVP平台的时间同步机制 | 第29-35页 |
| 3.1.1 时间同步机制的确定 | 第29-31页 |
| 3.1.2 基于量子的时间同步原理 | 第31-32页 |
| 3.1.3 量子同步机制的实现 | 第32-35页 |
| 3.2 HVP平台的事务传输机制 | 第35-40页 |
| 3.2.1 TLM2.0 Socket机制 | 第35-36页 |
| 3.2.2 事务传输机制的实现 | 第36-40页 |
| 3.3 本章小结 | 第40-41页 |
| 第4章 HVP平台的指令执行机制和启动机制 | 第41-51页 |
| 4.1 HVP平台的指令执行机制 | 第41-48页 |
| 4.1.1 TLM2.0的DMI接口 | 第41-42页 |
| 4.1.2 QEMU的内存虚拟化 | 第42-44页 |
| 4.1.3 QEMU动态翻译和指令执行过程 | 第44-46页 |
| 4.1.4 HVP平台的指令执行机制的实现 | 第46-48页 |
| 4.2 HVP平台的启动机制 | 第48-50页 |
| 4.2.1 System C内核仿真阶段 | 第48-49页 |
| 4.2.2 HVP平台启动机制的实现 | 第49-50页 |
| 4.3 本章小结 | 第50-51页 |
| 第5章 HVP平台的验证和测试 | 第51-57页 |
| 5.1 HVP平台的功能验证 | 第51-52页 |
| 5.1.1 Mibench基准测试程序验证 | 第51-52页 |
| 5.1.2 Dhrystone基准测试程序验证 | 第52页 |
| 5.2 HVP平台的性能测试 | 第52-54页 |
| 5.2.1 HVP平台不同量子情况下的性能测试 | 第52-53页 |
| 5.2.2 HVP平台标准性能测试 | 第53-54页 |
| 5.3 HVP平台IO访问和IO中断的测试 | 第54-56页 |
| 5.4 本章小结 | 第56-57页 |
| 结论 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第62-64页 |
| 致谢 | 第64页 |