| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题来源及研究目的和意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 本文的主要研究内容 | 第11-13页 |
| 第2章 单通道Pipeline ADC的设计 | 第13-41页 |
| 2.1 引言 | 第13页 |
| 2.2 单通道Pipeline ADC的工作原理和结构 | 第13-14页 |
| 2.3 单通道Pipeline ADC行为级建模 | 第14-21页 |
| 2.3.1 子流水级的行为级建模及仿真 | 第14-18页 |
| 2.3.2 时钟抖动与延迟的行为级建模 | 第18-19页 |
| 2.3.3 其他模块的行为级建模 | 第19-20页 |
| 2.3.4 单通道Pipeline ADC整体行为级建模 | 第20-21页 |
| 2.4 单通道Pipeline ADC电路级设计 | 第21-40页 |
| 2.4.1 SubADC的设计实现 | 第22-29页 |
| 2.4.2 MDAC的设计 | 第29-35页 |
| 2.4.3 译码电路的设计 | 第35-36页 |
| 2.4.4 子流水级仿真 | 第36-38页 |
| 2.4.5 其他模块的设计 | 第38页 |
| 2.4.6 Pipeline ADC整体电路仿真 | 第38-40页 |
| 2.5 本章小结 | 第40-41页 |
| 第3章 双通道时间交织Pipeline ADC的设计 | 第41-51页 |
| 3.1 引言 | 第41页 |
| 3.2 时间交织Pipeline ADC的工作原理和结构 | 第41-42页 |
| 3.3 时间交织ADC误差分析 | 第42-45页 |
| 3.3.1 失调失配的影响 | 第42-44页 |
| 3.3.2 增益失配的影响 | 第44页 |
| 3.3.3 采样时刻偏差的影响 | 第44-45页 |
| 3.4 双通道时间交织Pipeline ADC行为级建模 | 第45-48页 |
| 3.4.1 行为级建模 | 第45-46页 |
| 3.4.2 失配误差的行为级仿真 | 第46-48页 |
| 3.5 双通道时间交织Pipeline ADC的电路级设计 | 第48-50页 |
| 3.6 本章小结 | 第50-51页 |
| 第4章 数字校正模块的设计 | 第51-60页 |
| 4.1 引言 | 第51页 |
| 4.2 时间交织ADC失配的校正方法 | 第51-52页 |
| 4.3 LMS自适应滤波数字后台校正 | 第52-58页 |
| 4.3.1 插值滤波模块 | 第52-53页 |
| 4.3.2 LMS自适应滤波模块 | 第53-57页 |
| 4.3.3 DC综合 | 第57-58页 |
| 4.4 速度、精度及硬件资源分析 | 第58-59页 |
| 4.4.1 精度和硬件资源 | 第58-59页 |
| 4.4.2 速度 | 第59页 |
| 4.5 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-67页 |
| 致谢 | 第67页 |
