基于FPGA的超高清视频格式转换器设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第11-14页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 研究内容 | 第12-13页 |
| 1.3 本文主要工作和章节安排 | 第13-14页 |
| 第2章 超高清视频格式转换器总体方案设计 | 第14-24页 |
| 2.1 4K2K超高清数字视频 | 第14-18页 |
| 2.1.1 视频的数学模型 | 第14-15页 |
| 2.1.2 数字视频 | 第15-17页 |
| 2.1.3 4K2K超高清数字视频显示 | 第17-18页 |
| 2.2 FPGA总体模块设计 | 第18-23页 |
| 2.2.1 器件的选择 | 第18-20页 |
| 2.2.2 设计开发流程 | 第20页 |
| 2.2.3 系统整体设计 | 第20-23页 |
| 2.3 本章小结 | 第23-24页 |
| 第3章 超高清视频转换算法研究 | 第24-39页 |
| 3.1 引言 | 第24页 |
| 3.2 超高清图像转换算法研究 | 第24-34页 |
| 3.2.1 单帧图像插值原理 | 第25-26页 |
| 3.2.2 线性插值算法 | 第26-32页 |
| 3.2.3 基于双线性插值算法的改进算法 | 第32-34页 |
| 3.3 几种插值算法的仿真比较和选择 | 第34-38页 |
| 3.4 本章小结 | 第38-39页 |
| 第4章 图像超分辨率算法的FPGA验证 | 第39-63页 |
| 4.1 引言 | 第39页 |
| 4.2 视频数据源的获取和输出 | 第39-44页 |
| 4.2.1 HDMI接口原理介绍 | 第39-40页 |
| 4.2.2 HDMI接收芯片ADV7612介绍 | 第40-42页 |
| 4.2.3 HDMI发送芯片ADV7511介绍 | 第42-44页 |
| 4.3 视频信号接收模块设计 | 第44-48页 |
| 4.3.1 视频信号接收模块内部结构图 | 第44-45页 |
| 4.3.2 接收模块内部模块的功能概要 | 第45-46页 |
| 4.3.3 接收模块的外部端子表 | 第46-47页 |
| 4.3.4 视频信号接收模块仿真图 | 第47-48页 |
| 4.4 视频信号发送模块设计 | 第48-50页 |
| 4.4.1 视频信号发送模块内部结构图 | 第48-49页 |
| 4.4.2 发送模块内部模块的功能概要 | 第49页 |
| 4.4.3 发送模块的外部端子表 | 第49页 |
| 4.4.4 视频信号发送模块仿真 | 第49-50页 |
| 4.5 LVDS视频信号传输模块 | 第50-54页 |
| 4.5.1 LVDS视频信号传输模块内部结构图 | 第50-51页 |
| 4.5.2 LVDS视频信号传输模块的功能概要 | 第51-53页 |
| 4.5.3 LVDS视频信号传输模块仿真 | 第53-54页 |
| 4.6 图像插值算法设计 | 第54-60页 |
| 4.6.1 图像插值算法原理 | 第54-56页 |
| 4.6.2 图像插值算法模块内部结构图 | 第56-57页 |
| 4.6.3 图像插值算法模块的功能概要 | 第57页 |
| 4.6.4 图像插值算法模块的外部端子表 | 第57-59页 |
| 4.6.5 图像插值算法模块仿真 | 第59-60页 |
| 4.7 存储单元控制设计 | 第60-62页 |
| 4.8 本章小结 | 第62-63页 |
| 第5章 基于FPGA的图像帧率转换和接口实现 | 第63-76页 |
| 5.1 引言 | 第63-64页 |
| 5.2 帧速率上转换算法基本原理 | 第64-67页 |
| 5.2.1 帧重复插帧法 | 第65-66页 |
| 5.2.2 帧平均插帧法 | 第66-67页 |
| 5.2.3 运动补偿插帧法 | 第67页 |
| 5.3 数字帧频提升的总体设计与实现 | 第67-71页 |
| 5.3.1 视频图像帧的流水线设计 | 第68-69页 |
| 5.3.2 DDR读写控制器设计 | 第69-71页 |
| 5.4 PCIE接口实现 | 第71-75页 |
| 5.5 本章小结 | 第75-76页 |
| 第6章 结论和进一步工作展望 | 第76-78页 |
| 6.1 本文的主要研究成果和结论 | 第76-77页 |
| 6.2 进一步工作展望 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-81页 |
| 读研期间发表的论文 | 第81页 |
