基于联锁图表的联锁子系统应用研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 研究背景和意义 | 第8-11页 |
| 1.2 国内外研究现状 | 第11页 |
| 1.3 论文主要工作 | 第11-12页 |
| 第2章 联锁子系统结构及接.定义 | 第12-26页 |
| 2.1 系统边界 | 第12-13页 |
| 2.2 系统结构 | 第13-14页 |
| 2.3 联锁软件设计 | 第14-16页 |
| 2.4 站场图分析模块设计 | 第16-18页 |
| 2.5 联锁逻辑分析模块的设计 | 第18-21页 |
| 2.5.1．进路搜索 | 第19-20页 |
| 2.5.2、逻辑树 | 第20-21页 |
| 2.6 逻辑脚本生成模块设计 | 第21-22页 |
| 2.7 联锁执行软件的设计 | 第22-24页 |
| 2.8 结论 | 第24-26页 |
| 第3章 联锁图表的设计及逻辑研究 | 第26-48页 |
| 3.1 正线信号平面布置图的设计 | 第26-28页 |
| 3.1.1 设计条件输入 | 第26页 |
| 3.1.2 设计规则 | 第26-28页 |
| 3.2 联锁表设计 | 第28-38页 |
| 3.2.1 联锁表的命名规则 | 第28页 |
| 3.2.2 联锁表生成算法研究 | 第28-32页 |
| 3.2.3 基本进路表设计 | 第32-36页 |
| 3.2.4 自动折返进路表 | 第36-37页 |
| 3.2.5 自动通过进路表 | 第37-38页 |
| 3.2.6 联锁表及其附件 | 第38页 |
| 3.3 联锁逻辑 | 第38-41页 |
| 3.3.1 联锁逻辑描述 | 第38-39页 |
| 3.3.2 计算机联锁逻辑研究 | 第39-41页 |
| 3.4 联锁条件研究 | 第41-46页 |
| 3.4.1 条件数据信息 | 第41-44页 |
| 3.4.2 固有数据信息 | 第44页 |
| 3.4.3 站场形状模拟 | 第44-45页 |
| 3.4.4 进路联锁 | 第45-46页 |
| 3.5 结论 | 第46-48页 |
| 第4章 基于联锁图表的系统测试 | 第48-54页 |
| 4.1 测试环境搭建 | 第48-50页 |
| 4.2 测试结果 | 第50-52页 |
| 4.3 结论 | 第52-54页 |
| 第5章 联锁子系统的RAMS研究 | 第54-58页 |
| 5.1 RAMS指标 | 第54-55页 |
| 5.2 RAMS值 | 第55页 |
| 5.3 故障率对RAMS的影响 | 第55-57页 |
| 5.4 结论 | 第57-58页 |
| 结论 | 第58-59页 |
| 附件1进路联锁表 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62页 |
