基于剩余误差时间放大的混合式时间数字转换电路设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状及发展趋势 | 第10-12页 |
| 1.2.1 国内外研究现状 | 第10-11页 |
| 1.2.2 发展趋势 | 第11-12页 |
| 1.3 研究内容与设计指标 | 第12-13页 |
| 1.3.1 研究内容 | 第12页 |
| 1.3.2 设计指标 | 第12-13页 |
| 1.4 论文结构安排 | 第13-15页 |
| 第二章 混合式TDC设计基础 | 第15-27页 |
| 2.1 单一模式TDC | 第15-17页 |
| 2.2 分段式TDC | 第17-19页 |
| 2.3 分步式TDC | 第19-21页 |
| 2.4 混合式TDC | 第21-23页 |
| 2.5 TDC的非线性特性 | 第23-25页 |
| 2.6 本章小结 | 第25-27页 |
| 第三章 混合式TDC电路设计 | 第27-51页 |
| 3.1 混合式TDC系统架构 | 第27-29页 |
| 3.2 剩余时间提取电路 | 第29-31页 |
| 3.3 误差时间放大器 | 第31-38页 |
| 3.4 TA-压控延迟线两步式TDC | 第38-40页 |
| 3.5 中段位DLL-OSC TDC | 第40-41页 |
| 3.6 高段位双模式同步计数器 | 第41-42页 |
| 3.7 关键模块前仿真验证 | 第42-50页 |
| 3.7.1 DLL压控环振 | 第42-45页 |
| 3.7.2 剩余时间提取模块 | 第45-47页 |
| 3.7.3 时间放大电路 | 第47-50页 |
| 3.8 本章小结 | 第50-51页 |
| 第四章 系统版图设计与仿真验证 | 第51-59页 |
| 4.1 混合式TDC系统前仿真 | 第51-53页 |
| 4.2 TDC系统版图设计 | 第53-55页 |
| 4.2.1 版图设计约束 | 第53页 |
| 4.2.2 TDC版图设计 | 第53-55页 |
| 4.3 系统后仿真验证 | 第55-57页 |
| 4.4 本章小结 | 第57-59页 |
| 第五章 芯片测试与分析 | 第59-69页 |
| 5.1 测试平台搭建 | 第59-61页 |
| 5.1.1 测试仪器 | 第59-60页 |
| 5.1.2 PCB设计 | 第60-61页 |
| 5.2 TDC芯片测试 | 第61-64页 |
| 5.2.1 激励信号驱动 | 第62-63页 |
| 5.2.2 混合式TDC系统功能测试 | 第63-64页 |
| 5.3 性能测试验证 | 第64-67页 |
| 5.4 测试结果总结与对比 | 第67-68页 |
| 5.5 本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-71页 |
| 6.1 总结 | 第69-70页 |
| 6.2 展望 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-77页 |
| 攻读硕士学位期间发表的论文 | 第77页 |
