| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第11-15页 |
| 1.1 研究背景和意义 | 第11页 |
| 1.2 研究现状 | 第11-12页 |
| 1.3 主要研究内容 | 第12-13页 |
| 1.4 论文结构安排 | 第13-15页 |
| 2 Visual DSD中的确定性模拟算法 | 第15-20页 |
| 2.1 Visual DSD | 第15页 |
| 2.2 确定性模拟算法 | 第15-20页 |
| 3 基于DNA链置换的双轨DNA4-10 译码器 | 第20-41页 |
| 3.1 DNA链置换反应及其动力学 | 第20-21页 |
| 3.2 与或非逻辑门 | 第21-22页 |
| 3.3 单轨逻辑电路转换成双轨逻辑电路的数学方法 | 第22页 |
| 3.4 双轨基础逻辑门 | 第22-30页 |
| 3.4.1 阈门 | 第22-23页 |
| 3.4.2 放大器 | 第23-25页 |
| 3.4.3 检测门 | 第25-26页 |
| 3.4.4 扇出门 | 第26-28页 |
| 3.4.5 双轨、与门模块、或门模块 | 第28-30页 |
| 3.5 双轨DNA4-10 译码器 | 第30-40页 |
| 3.5.1 单轨 4-10 译码器 | 第30-32页 |
| 3.5.2 双轨 4-10 译码器 | 第32-33页 |
| 3.5.3 双轨DNA 4-10 译码器的仿真 | 第33-37页 |
| 3.5.4 双轨DNA 4-10 译码器与存储体的级联的仿真 | 第37-40页 |
| 3.6 本章小结 | 第40-41页 |
| 4 基于域标记的DNA基础逻辑门的设计 | 第41-58页 |
| 4.1 基础逻辑门的设计 | 第41-51页 |
| 4.1.1 域标记信号链 | 第41页 |
| 4.1.2 域标记非门 | 第41-43页 |
| 4.1.3 域标记与门 | 第43-45页 |
| 4.1.4 域标记或门 | 第45-47页 |
| 4.1.5 域标记放大器 | 第47-48页 |
| 4.1.6 域标记扇出门 | 第48-50页 |
| 4.1.7 域标记检测门 | 第50-51页 |
| 4.2 二进制DNA乘法器 | 第51-57页 |
| 4.2.1 一位半加器 | 第51-52页 |
| 4.2.2 一位全加器 | 第52-54页 |
| 4.2.3 二进制乘法器的原理 | 第54页 |
| 4.2.4 二进制DNA乘法器的仿真 | 第54-57页 |
| 4.3 本章小节 | 第57-58页 |
| 5 基于域标记的 -输入映射模块的设计 | 第58-74页 |
| 5.1 数学映射及基础映射模块 | 第58-63页 |
| 5.1.1 数学映射 | 第58页 |
| 5.1.2 1-输入映射模块 | 第58-60页 |
| 5.1.3 2-输入映射模块 | 第60-61页 |
| 5.1.4 3-输入映射模块 | 第61-63页 |
| 5.1.5 -输入映射模块 | 第63页 |
| 5.2 基于域标记的DNA逻辑模块 | 第63-68页 |
| 5.2.1 异或门 | 第63-65页 |
| 5.2.2 一位全加器 | 第65-68页 |
| 5.3 二进制DNA16位加减法器的仿真 | 第68-72页 |
| 5.4 本章小结 | 第72-74页 |
| 6 总结与展望 | 第74-76页 |
| 6.1 总结 | 第74页 |
| 6.2 展望 | 第74-76页 |
| 参考文献 | 第76-79页 |
| 攻读硕士学术期间发表学术论文情况 | 第79-80页 |
| 致谢 | 第80-81页 |