转发式雷达目标模拟器设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-10页 |
| 1.1 研究背景和意义 | 第7-8页 |
| 1.2 国内外发展状态 | 第8页 |
| 1.3 本文主要工作和章节安排 | 第8-10页 |
| 2 转发式雷达目标模拟器系统组成与仿真 | 第10-30页 |
| 2.1 转发式模拟器应用背景及系统要求 | 第10-12页 |
| 2.2 转发式模拟器系统组成 | 第12-13页 |
| 2.3 转发式模拟器实现方案 | 第13页 |
| 2.4 转发式模拟器基本原理与仿真 | 第13-28页 |
| 2.4.1 雷达回波模型 | 第14-16页 |
| 2.4.2 信号采样理论 | 第16-18页 |
| 2.4.3 数字下变频 | 第18-20页 |
| 2.4.4 信号抽取与内插 | 第20-24页 |
| 2.4.5 多普勒频谱搬移 | 第24-25页 |
| 2.4.6 数字上变频 | 第25页 |
| 2.4.7 模拟回波仿真 | 第25-28页 |
| 2.5 本章小结 | 第28-30页 |
| 3 转发式雷达目标模拟器信号处理板硬件平台 | 第30-38页 |
| 3.1 信号处理板功能要求 | 第30-31页 |
| 3.2 信号处理板主要模块 | 第31-37页 |
| 3.2.1 FPGA模块 | 第31-33页 |
| 3.2.2 AD、DA模块 | 第33-36页 |
| 3.2.3 时钟模块 | 第36页 |
| 3.2.4 板卡实物图 | 第36-37页 |
| 3.3 本章小结 | 第37-38页 |
| 4 FPGA及POWERPC软件设计 | 第38-63页 |
| 4.1 FPGA程序设计 | 第38-56页 |
| 4.1.1 FPGA模块设计方案 | 第38-39页 |
| 4.1.2 芯片配置模块设计 | 第39-44页 |
| 4.1.3 逻辑控制模块设计 | 第44-45页 |
| 4.1.4 信号处理模块设计 | 第45-51页 |
| 4.1.5 网口通信模块设计 | 第51-54页 |
| 4.1.6 串口通信模块设计 | 第54-56页 |
| 4.2 POWERPC程序设计 | 第56-61页 |
| 4.2.1 PowerPC硬核架构设计 | 第56-57页 |
| 4.2.2 PowerPC通信协议设定 | 第57-59页 |
| 4.2.3 PowerPC参数计算 | 第59-61页 |
| 4.3 本章小结 | 第61-63页 |
| 5 转发式雷达目标模拟器调试及验证 | 第63-74页 |
| 5.1 PC控制界面 | 第63-66页 |
| 5.2 基本波形输出模式测试 | 第66页 |
| 5.3 存储转发模拟模式测试 | 第66-73页 |
| 5.3.1 存储转发模式性能要求 | 第66-67页 |
| 5.3.2 距离范围与精度自测 | 第67-69页 |
| 5.3.3 速度范围与精度自测 | 第69-71页 |
| 5.3.4 实测数据验证 | 第71-73页 |
| 5.4 本章小结 | 第73-74页 |
| 6 结束语 | 第74-76页 |
| 6.1 本文的主要工作 | 第74-75页 |
| 6.2 下一步展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 附录 | 第80页 |
