嵌入式内存管理单元低功耗技术设计研究
| 致谢 | 第1-7页 |
| 摘要 | 第7-9页 |
| Abstract | 第9-11页 |
| 目录 | 第11-17页 |
| 第1章 绪论 | 第17-29页 |
| ·低功耗设计的背景及意义 | 第17-19页 |
| ·嵌入式处理器低功耗设计 | 第19-21页 |
| ·嵌入式MMU国内外研究现状 | 第21-24页 |
| ·论文的研究基础 | 第24-26页 |
| ·论文的技术路线和创新点 | 第26-27页 |
| ·论文的研究内容和组织结构 | 第27-29页 |
| 第2章 内存管理单元概述 | 第29-38页 |
| ·MMU简介 | 第29-33页 |
| ·MMU工作原理 | 第29-30页 |
| ·CKCORE嵌入式MMU介绍 | 第30-33页 |
| ·TLB简介 | 第33-37页 |
| ·TLB工作原理 | 第33-34页 |
| ·TLB基本结构 | 第34-35页 |
| ·TLB组织方式 | 第35-36页 |
| ·TLB替换策略 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第3章 嵌入式TLB低功耗技术研究 | 第38-46页 |
| ·TLB低功耗设计原因 | 第38页 |
| ·主要TLB低功耗技术 | 第38-45页 |
| ·编译直接产生物理地址 | 第39页 |
| ·Banked TLB技术 | 第39-40页 |
| ·支持多种页面大小的TLB技术 | 第40-41页 |
| ·层次形的TLB技术 | 第41-44页 |
| ·可综合的TLB技术 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第4章 基于全综合两级TLB架构的低功耗设计 | 第46-66页 |
| ·基于全综合的两级TLB结构研究 | 第46-49页 |
| ·全综合两级TLB总体框架 | 第47-48页 |
| ·全综合两级TLB存在问题 | 第48-49页 |
| ·基于预测缓存的两级TLB低功耗设计 | 第49-58页 |
| ·工作原理及结构框图 | 第49-51页 |
| ·预测缓存设计空间分析 | 第51-55页 |
| ·预测缓存替换策略研究 | 第55页 |
| ·预测缓存两级TLB性能分析 | 第55-58页 |
| ·基于历史访问预测的uTLB低功耗设计 | 第58-64页 |
| ·工作原理及状态图 | 第58-60页 |
| ·uTLB替换策略研究优化 | 第60-63页 |
| ·历史访问预测uTLB性能分析 | 第63-64页 |
| ·本章小结 | 第64-66页 |
| 第5章 总结与展望 | 第66-70页 |
| ·论文研究工作总结 | 第66-68页 |
| ·今后工作的展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 作者简介 | 第74-75页 |
| 攻读学位期间发表/录用的学术论文 | 第75页 |
